PCB技術 - HDIボードにおける課題

ビアは多層の重要な構成要素の一つである PCB回路基板, そして、掘削のコストは、通常のコストの30 %から40 %を占めている PCB製造. 簡単に言えば, あらゆる穴 HDIボード は、.

機能の観点から, VIAは2つのカテゴリーに分けられる。

一つは、層間の電気的接続として使用される

番目は、デバイスを修正したり見つけたりすることです

過程で, これらのビアは一般に3つのカテゴリーに分けられる, ブラインドビアス, 埋没ビアとビア.
ブラインドホールは、プリント回路基板の上面および底面に配置され、ある深さを有する. これらは、表面線と下の内側の線を接続するために使用されます. The depth of the hole usually does not exceed a certain ratio (aperture).

Buried hole
It refers to the connection hole located in the inner layer of the printed circuit board, これは回路基板の表面には及ばない. 上記2つのタイプのホールは、回路基板100の内側層に位置する, そして、それらは積層前にスルーホール形成プロセスによって完成する, そして、ビアの形成の間、いくつかの内部層が重なってもよい.

Through hole
This kind of hole penetrates the entire circuit board and can be used for internal interconnection or as a component installation positioning hole.
スルーホールは、プロセスで実装しやすく、コストが低いので, プリント回路基板のほとんどは、他の2種類のスルーホールの代わりに使用する. 次のバイアホール, 別途, ビアホールと見なされる. 設計視点から, ビアは主に2つの部分から成る, 一つは中央のドリル穴です, もう一方は、ドリル穴の周りのパッド領域です. これらの2つの部品のサイズは、ビアのサイズを決定する.
明らかに, 高速の設計で, 高密度 HDIボードs, ビアホールが小さいと常に期待されます, より良い, より多くの配線スペースがボードに残ることができるように. 加えて, ビアホールは小さい, 自身の寄生容量が大きい. 小さい, 高速回路に適している.
しかし, ホールサイズの縮小もコストの増加をもたらす, そして、ビアのサイズは無期限に減少できない. それは穴やメッキなどのプロセス技術によって制限される, 穴が長いドリル, 簡単に中央位置から逸脱することです穴の深さが穴の直径の6倍を超えるとき, 穴壁は銅で均一にめっきされることが保証されない.
例えば, if the thickness (through hole depth) of a normal 6-layer PCBボード 50ミルです, その後、通常の条件下で, その穴の直径 PCBメーカー 提供することができますのみ.
レーザ穴あけ技術の開発, 穴の大きさは小さくて小さくできます. 一般に, 直径6μm以下のビアをマイクロホールと呼ぶ. Microvias are often used in HDI (High Density Interconnect Structure) designs. Microvia technology allows vias to be directly punched on the pad (Via-in-pad), 回路性能の大幅な向上と配線スペースの節約.
ビアは伝送線路上の不連続インピーダンスを有するブレークポイントとして現れる, これはシグナルの反射を引き起こす. 一般に, ビアの等価インピーダンスは、伝送線路12の等価インピーダンスである. 例えば, the impedance of a 50 ohm transmission line will decrease by 6 ohms when passing through the via (specifically, それは、ビアのサイズと厚さに関係しています, not reduction).
しかし, 不連続インピーダンスによるビアによる反射は、実際には非常に小さい, and the reflection coefficient is only: (44-50)/(44+50)=0.06. ビアに起因する問題は、寄生容量およびインダクタンスにより集中する. 影響.

ビアの寄生容量

ビア自体は接地に寄生容量を有する. ビアの接地層上の分離孔の直径がD 2であることが知られている場合, ビアパッドの直径はD 1である, 厚さ PCBボード はTですか, 基板基板の誘電率は, then the parasitic capacitance of the via is approximately:
C=1.Td 1/(D2-D1) The main effect of the parasitic capacitance of the via hole on the circuit is to prolong the rise time of the signal and reduce the speed of the circuit.
例えば, 厚さ50 milのPCBのために, 内径10 mil及びパッド直径20ミルのビアを使用する場合, パッドと接地銅領域との距離は32 milである, 次に、上記の式を用いてビアを近似することができ、寄生容量は大きく、C＝1である.41 x 4.4 x 0.050 x 0.020/(0.032 - 0.020)=0.517pF
The change in rise time caused by this part of the capacitance is: T10-90=2.2C(Z0/2)=2.2 x 0.517x(55/2)=31.28ps
From these values, 単一ビアの寄生容量による立ち上がり遅延の影響は明らかではない, ビアが層の間で切り替わるトレースで複数回使用されるなら, the HDIボードメーカー reminds the designer to Considered carefully.
Parasitic inductance of vias
Similarly, ビアの寄生容量と共に寄生インダクタンスがある. 高速ディジタル回路の設計, ビアの寄生インダクタンスに起因する害は、寄生容量の影響よりもしばしば大きい. その寄生直列インダクタンスはバイパスコンデンサの貢献を弱めて、全体の電力システムのフィルタリング効果を弱めるでしょう.
ビアの寄生インダクタンスを計算するために以下の式を用いることができる。.08h [ln(4h/d)+1]
Where L refers to the inductance of the via, hはビアの長さです, dは中心孔の直径である. 式から、ビアの直径がインダクタンスに小さい影響を及ぼすことが分かる, ビアの長さはインダクタンスに影響を及ぼす.

上記の例を使用する, ビアのインダクタンスは、以下のように計算することができる。.08 x 0.050[ln(4x0.050/0.010)+1]=1.015nH
If the rise time of the signal is 1ns, 等価インピーダンスは以下の通りです。/T 10 - 90 = 3.19Ω
Such impedance can no longer be ignored when high-frequency current passes. 電源層と接地層を接続するとき、バイパスコンデンサが2つのビアを通過する必要があるという事実に特に留意すべきである, ビアの寄生インダクタンスが2倍になるように.
Via design in high-speed PCB
Through the above analysis of the parasitic characteristics of vias, それを見ることができます 高速PCB設計, 一見単純なビアはしばしば回路設計に大きな負の効果をもたらす.

VIAの寄生効果による悪影響を低減するためには、以下のようなことが可能である。

コストと信号品質の両方を考慮すると、合理的なサイズを選択します。例えば、6−10層のメモリモジュールのPCB設計の場合、10／20ミル（ドリル／パッド）ビアを使用する方がよい。いくつかの高密度小型ボードの場合は、8 / 18ミルを使用することもできます。ホール.現在の技術条件下では、より小さなバイアを使用することは困難である。電源または接地のために、あなたはインピーダンスを減らすためにより大きなサイズを使うことを考慮することができます。

上述の2つの式は、より薄いPCBの使用が、ビア12の2つの寄生パラメータを低減するために有効であると結論付けられる.

電源と接地のピンを近くに打ち込む, そして、バイアとピンの間のリードは、できるだけ短くなければなりません, 彼らはインダクタンスを増加させるので. 同時に, 電力および接地リードは、インピーダンスを減らすためにできるだけ厚くなければならない.
シグナルトレース HDIボード 可能な限り変更すべきではない, つまり、不要なバイアをできるだけ減らす必要がある.

信号のための閉ループを提供するために信号層のビアの近くにいくつかの接地ビアを配置する. その上に多数の余分な地面のビアを置くことさえ可能です PCBボード. もちろん, デザインは柔軟でなければならない. 前に議論されたビアモデルは、各層にパッドがある場合です. 時々, 我々はいくつかの層のパッドを減らすか、あるいは取り除くことができる.

特にビアの密度が非常に高いとき, 銅層のループを分離するブレーク溝の形成につながり得る. この問題を解決する, の位置を移動するに加えて, ビア層にビアを配置することも考えられる. パッドサイズを小さくする.
VIAの使い方: VIAの寄生特性の解析を通して, それを見ることができます 高速PCB設計, 一見単純なビアの不適切な使用はしばしば回路設計に大きな負の効果をもたらす.