PCBA技術 - 多層PCB設計のためのEMIソリューション

EMI問題を解決する多くの方法があります。最近のEMI抑制方法は、EMI抑制コーティングを使用し、適切なEMI抑制予備部品、EMIシミュレーション設計などを基本PCBクロスボードから始め、EMI放射線制御および設計技術におけるPCB積層の役割について論じる。

PCBパワーバス

ICのピンの近くの妥当なキャパシタンス配置は、IC出力電圧をより速くジャンプさせることができる。しかし、これは問題の終わりではありません。コンデンサの限られた周波数応答のために、コンデンサが完全な周波数帯できれいにIC出力を駆動するために必要な高調波電力を生成することは、可能でない。加えて、電力合流部に形成された過渡電圧は、主共通モードEMI干渉源であるデカップリング経路内のインダクタの両端に電圧降下を生じる。どのようにこれらの問題を解決する必要がありますか？

EMI問題を解決する多くの方法があります。最近のEMI抑制方法は、EMI抑制コーティングを使用し、適切なEMI抑制予備部品、EMIシミュレーション設計などを基本PCBクロスボードから始め、EMI放射線制御および設計技術におけるPCB積層の役割について論じる。

パワーバス

ICのピンの近くの妥当なキャパシタンス配置は、IC出力電圧をより速くジャンプさせることができる。しかし、これは問題の終わりではありません。コンデンサの限られた周波数応答のために、コンデンサが完全な周波数帯できれいにIC出力を駆動するために必要な高調波電力を生成することは、可能でない。加えて、電力合流部に形成された過渡電圧は、主共通モードEMI干渉源であるデカップリング経路内のインダクタの両端に電圧降下を生じる。どのようにこれらの問題を解決する必要がありますか？

我々のプリント回路基板のICのために、ICのあたりのパワー層は良い高周波コンデンサと考えられることができます。そして、それはきれいな出力のために高周波エネルギーを提供する別々のコンデンサから漏れられるエネルギーの一部を集めることができます。また、良好なパワー層のインダクタンスが小さくなるので、インダクタンスによって合成された過渡信号が小さくなり、コモンモードEMIが低下する。

もちろん、PCBパワー層とIC電源ピンとの間の接続は、可能な限り短くなければならない。なぜなら、デジタル信号は、より速く、より速く、好ましくはICパワーピンが位置するパッドに直接的に立ち上がるので、それは別々に論じられる。

コモンモードEMIを制御するためには、パワー層は、十分に低いインダクタンスを有し、かつ十分に低いインダクタンスを有するために、十分に設計されたパワー層のペアでなければならない。一つは、どのように良いことを尋ねるかもしれないですか？この問題に対する答えは、電源、層間の材料、および動作周波数（すなわち、ICの立ち上がり時間の関数）の層に依存する。通常、パワー層間のギャップは6 milであり、サンドイッチはFR 4材料である。平方インチあたりのパワー層の等価容量は約75 pFである。明らかに、層間隔が小さいほど、キャパシタンスが大きくなる。

100 psと300 psの間の立ち上がり時間は多くないが，icの現在の開発速度によれば，100 psから300 psの間の立ち上がり時間を持つデバイスは高い割合を占める。100〜300 psの立ち上がり時間を持つ回路では、3 mil層間隔はほとんどのアプリケーションには適用されない。その際，1 mil以下の層間隔を持つ層技術を用い，fr 4誘電体材料を高い誘電率をもつ材料と置換する必要があった。現在、100〜300 psの立ち上がり時間回路の設計要件を満たすことができる。

新しい材料と新しい方法が将来に導入されるかもしれないが、一般的なモードEMIは、今日の一般的な1〜3 nsの立ち上がり時間回路、3〜6ミル層間隔、およびFR 4誘電体材料のために非常に低いことができ、通常は、ハイエンド高調波を処理し、かつ過渡信号を十分に低く保つことができる。本論文で示したPCB積層設計例は3〜6ミルの層間隔を仮定している。

PCB電磁シールド

信号ルーティング・ポイントから、良好な積層戦略は、電力または接地層の隣にある1つまたは複数の層に全ての信号ルーティングを配置することであるべきである。電力供給に関しては、電力層が接地層に隣接し、電力層と接地層との間の距離ができるだけ小さいことが、良好な積層戦略であるべきである。これは我々が「階層化」戦略と呼ぶものです。

PCBスタッキング

どのような積層戦略は、EMIを遮蔽し、抑制するのに役立ちますか？以下の積層スタッキングスキームは、パワー電流が単層上に流れ、単一の電圧または複数の電圧が同じ層の異なる部分に分配されると仮定する。複数のパワー層の場合については後述する。

4層PCBボード

4層設計にはいくつかの潜在的な問題がある。第1に、パワー層と接地層との間のギャップは、信号層が外部であってもパワー層と接地層が内部にあっても大きすぎる。

コスト要件が最初であるならば、従来の4層プレートに以下の2つの選択肢を考慮してください。両方とも、EMI抑制性能を向上させることができるが、基板上の素子の密度が十分低いときにのみ、必要な銅クラッド電源を配置するために素子の周囲に十分な面積が存在する。

第1は、PCBの外層が層であり、中間層が信号／電力層である好ましい方式である。信号層上の電源は、広い電流ラインによって配線され、それはパワー電流の経路インピーダンスを低くし、信号マイクロストリップ経路のインピーダンスを低くする。EMI制御の観点から、これは利用できる最高の4 -層PCB構造です。第2のスキームは、外側層と中間層の両方を使用して信号を歩く。従来の4層プレートと比較して、改良は小さく、層間インピーダンスは従来の4層プレートと同じくらい劣る。

ラインインピーダンスが制御される場合、上記のスタッキング方式は慎重にラインおよび電源銅島の下にラインを配置する。加えて、電源または階層上の銅アイランドは、DCおよび低周波数接続性を確保するために、できるだけ密接に相互接続されるべきである。

6層PCBボード

4層パネル上の成分密度が高い場合、6層パネルを使用する方が良い。しかし、6層パネル設計におけるスタックススキームのいくつかは、電磁場を十分に遮蔽することがなく、パワーバスの過渡信号の低減にほとんど効果がない。以下に2つの例を説明する。

第1の例は、電源および接地を層2および層5上に配置する。これらは、電源の高銅被覆インピーダンスに起因するコモンモードEMI放射の制御に非常に有害である。しかし，信号インピーダンス制御の観点から，この方法は非常に正しい。

第2の例では、電源およびグラウンドは、それぞれ、層3および4に置かれる。この設計は、電源の銅クラッドインピーダンスの問題を解決する。層1および6の低い電磁遮蔽性能のために、差動モードEMIは増加する。2つの外層上の信号線の数が最小であれば、線路長は非常に短い（信号の最大高調波波長の1／20未満）。この設計は、差動モードEMI問題を解決する。外側の非部品および非有線の領域における銅の舗装および銅クラッド領域（あらゆる波長20の間隔）の接地は、特に差動モードEMIを抑制する。前述したように、銅舗装領域は、内部接地層の多点に関連付けられている必要がある。

一般的な高性能6層設計は一般的に層1と6層に層と層3と4を供給し、接地されます。EMI抑制は、電力層と隣接する層間との間に中心のデュアルマイクロストリップ信号線の2層があるので優れている。この設計の欠点は、ライン層に2層しかないことである。前述したように、外層が短く、銅が無線領域において舗装される場合、従来の6が使用される。層は、同じ積層を達成することもできます。

もう一つの6 -層レイアウトは信号、地面、信号、力、地面、信号です。信号層は接地層に隣接し、パワー層と界面層は対になっている。明らかに、欠点は、層の積層がアンバランスであることである。

これは通常、加工及び製造に問題を生じる。解決策は、第3の層の銅濃度が電力または接地層に近い場合、構造的にバランスのとれた回路基板として緩やかに考慮することができる第3の層のすべてのブランク領域を銅で満たすことである。銅充填領域は電源又は接地のいずれかに接続しなければならない。接続孔間の距離はまだ波長の1／20であり、常時接続されていない。接続が、理想的に接続します。

10層PCBボード

多層の間の絶縁分離レイヤーが非常に薄いので、回路基板およびレイヤーの10または12のレイヤー間のインピーダンスは非常に低く、レイヤーおよびスタックが不完全でない限り、優れたシグナル完全性は完全に予想される。12層を62 milの厚さで処理することは困難であり、より少ない製造業者は12層を処理することができる。

信号層とループ層との間には常に絶縁層があるので、10層設計の真ん中に6層を割り当てて信号線を歩くことは最適ではない。さらに、ループ層に隣接する信号層を有することが重要であり、すなわち、基板のレイアウトは信号、グラウンド、信号、信号、グラウンド、信号である。

この設計は信号電流とそのループ電流の良い経路を提供する。適切な配線戦略は、第1層がx方向に追従し、第3層がy方向、第4層がx方向に追従することである。視覚的に、層1および3は1対の層であり、層4および7は1対の層であり、層8および10は層の最後の対である。行の方向を変更する必要がある場合は、最初の層の信号線は、“穴を通過する”によって第3の層の後に方向を変える必要があります。実際には、これは常に可能ではない可能性がありますが、できるだけ多くの設計概念として付着する必要があります。

同様に、信号の方向が変化すると、信号は層8および層10または層4から正孔によって層7に送られるべきである。この配線は、信号とループの順方向経路間の結合がより確実であることを保証する。例えば、信号が層1上にあり、ループが層2の上にあり、層2の上にある場合、層3にのみ「正孔」によって層1上の信号が層になり、この回路は依然として層2の上にあり、低インダクタンス、大きな静電容量および良好な電磁遮蔽性能の特性を維持する。

これがそうでないならば、どうですか？例えば、第1の層上の信号線は、第10の層に正孔を通過し、ループ信号は第9の層から接地面を探す必要があり、ループ電流は、そのようなホールが存在する場合には、穴（例えば、抵抗または静電容量のような構成要素の接地ピンのような）を通って最寄りのグラウンドを見つける必要がある。そのような近い穴が利用できないならば、インダクタンスは増加します、静電容量は減少します、そして、EMIは増加します。

信号線がホールを介して他の層に信号線を残す必要があるときには、ループ信号が適切な接続層に滑らかに戻ることができるように、接地孔を孔の近くに配置する必要がある。層4および層7については、電力層またはインターフェース層の間の容量結合が良好であるので、信号ループは、電力または接地層（すなわち層5または層6）から戻る。

多重電力層の設計

同じ電圧源の2つの電力層が大きな電流を出力する必要がある場合、回路基板は2組の電力層および接続層にレイアウトされるべきである。この場合、絶縁層は、各々のパワー・レイヤーおよび接続レイヤーの各々の間で置かれる。これは、我々が予想するように、等しいインピーダンスによる2つの一対の力の共謀をもたらします。パワー層の積層が不等インピーダンスを生じた場合、シャントは不均一になる。過渡電圧は非常に大きく、EMIは劇的に増加する。

回路基板上に異なる値を有する複数の電源電圧がある場合には、それに応じて複数の電力層が必要となり、電力層および接続層の各対が異なる電源に対して作成されることを留意しておく。両方の場合において、回路基板上の一対の電力層および接続層の位置を決定するとき、バランスのとれた構造のためのメーカーの要件を留意してください。

概要

大部分の技術者は、厚い穴または埋込み穴なしで、62 Milであるプリント回路基板を設計するので, の積層と積層に関する議論 PCB これに限る. この論文で推奨された積層スキームは、大きな厚さの違いを有する回路基板にとって理想的ではない. 加えて, 本論文で提案した積層方法は、ブラインドホールまたは埋め込みホールを有するプリント回路基板の異なる処理プロセスによっては適用できない.