Leiterplattentechnisch - Das Taktstabilisierungsdesign des PCB Proofing High-Speed A/D Wandlers

In den letzten Jahren war die ausländische Forschung an Hochgeschwindigkeits-A/D-Wandlern am aktivsten, und einige verbesserte Strukturen sind in der grundlegenden Flash-Struktur [2] erschienen, wie subrangende Schaltungsstrukturen (wie Halbblitz-Struktur, Pipelined, mehrstufige Struktur, mehrstufige Struktur). Tatsächlich sind sie eine Schaltungsstruktur, die aus mehreren Flash-Schaltungsstrukturen und anderen funktionalen Schaltungen in verschiedenen Formen besteht. Diese Struktur kann die Mängel der grundlegenden Flash-Schaltungsstruktur ausgleichen und ist ein High-Speed, hochauflösender A/D-Wandler. Diese Art von Struktur ersetzt allmählich die langjährige SAR und integrale Struktur, und es gibt auch eine Art Bit-pro-Stage Schaltungsstruktur. Eine weitere Verbesserung auf der Basis davon, erhalten Sie eine A Schaltungsstruktur namens Folding (auch Mag Amps Struktur genannt) Dies ist eine Graucode serielle Ausgangsstruktur. Diese PCB-Schaltungsdesigntechniken sind die Entwicklung von Hochgeschwindigkeits-, hochauflösenden und leistungsstarken A/D-Wandlern. Hat eine positive Rolle bei der Förderung gespielt.

Darüber hinaus ist in der Schaltungsdesigntechnologie von hochauflösenden A/D-Wandlern die Σ-Δ Schaltungsstruktur derzeit eine sehr beliebte Schaltungsdesigntechnologie. Diese Schaltungsstruktur wird nicht nur in hochauflösenden Low-Speed- oder Medium-Speed-A/D-Wandlern verwendet. Ersetzt nach und nach die SAR- und integrale Schaltungsstruktur, und diese Struktur kombiniert mit der Rohrleitungsstruktur, wird erwartet, höhere Auflösung und höhere Geschwindigkeit A/D-Konverter zu erreichen. Mit der kontinuierlichen Erweiterung und Leistungsverbesserung elektronischer Systeme in Waffen und Ausrüstung in der neuen Ära steigt auch die Komplexität elektronischer Systeme. Um die Fähigkeiten und Leistung von Datenerfassung, Steuerrückmeldung und digitaler Verarbeitung elektronischer Systeme, moderner militärischer elektronischer Systeme sicherzustellen, werden auch die Anforderungen an A/D-Wandler immer höher, insbesondere an militärische Datenkommunikationssysteme und Datenerfassungssysteme. Die Nachfrage nach Hochgeschwindigkeits- und hochauflösenden A/D-Wandlern steigt. Der Takttakttakt-Stabilisierungskreis wird als Hochgeschwindigkeit verwendet. Die Kerneinheit des hochpräzisen A/D-Wandlers spielt eine entscheidende Rolle bei der Leistung des Signal-Rausch-Verhältnisses (SNR) und des effektiven Bits (ENOB). Daher ist es notwendig, den Hochgeschwindigkeits- und hochpräzisen A/D-Wandler sicherzustellen. Für die Leistung ist es notwendig, sicherzustellen, dass die Abtastungs- und Kodierungsuhr einen geeigneten Arbeitszyklus und einen kleinen Jitter aufweist. Daher ist es sehr notwendig, Forschung über den Takttakt-Stabilisierungskreislauf durchzuführen. Da die Takttakttakttaktstabilisierungsschaltung die Kerneinheit von Hochgeschwindigkeits-hochpräzisen A/D-Wandlern ist und es fast keine Produkte mit separaten Takttakttakttakttaktstabilisierungsschaltungen gibt, wird sie nur in Hochgeschwindigkeits-hochpräzisen A/D-Wandlern gemeldet. Im Vergleich zu den Produkten anderer Unternehmen können die Produkte von ADI die Probenahmeleistung hauptsächlich aufgrund der Verbesserung des DCS-Schaltkreises (Duty Cycle Stabilisator) verbessern. Die DCS-Schaltung ist für die Verringerung des Jitters des Taktsignals verantwortlich, und die Abtastung Timing hängt von der Uhr ab. Signale, die bisherigen DCS-Schaltungen verschiedener Unternehmen können den Jitter nur auf ca. 0,25ps steuern, während die neuen Hochleistungsprodukte AD9446 und LTC2208 den Jitter auf ca. 50fs reduzieren können. Im Allgemeinen kann die Verringerung des Jitters den SNR verbessern, wodurch die effektive Auflösung erhöht wird.ENOB: effektive Anzahl von Bits) und kann eine Abtastrate von mehr als 100Msps erreichen, während eine 16-Bit-Quantisierungszahl erreicht wird. Wird die Abtastrate erhöht, ohne den Jitter zu steuern, wird der ENOB reduziert und die gewünschte Auflösung kann nicht erreicht werden. Es ist unmöglich, die Anzahl der Quantisierungsbits zu erhöhen. Mit der Entwicklung von Hochleistungs-A/D-Wandlern können sich DCS-Schaltungen in Richtung höherer Geschwindigkeit, weniger Jitter und Stabilität entwickeln. Tabelle 1 listet die Taktleistung in ausländischen A/D Wandlern auf. Die wichtigsten technischen und Parameterindikatoren der stabilen Schaltung. Tatsächlich war AD's 60fs Jitter bisher der kleinste. Nun wird der Blendenjitter im Allgemeinen bei etwa 1 ps kontrolliert, und Jitter höher als diese Zahl oder sogar zehn ps ist eigentlich von geringer Bedeutung. Aus der aktuellen Forschungssituation im In- und Ausland ist der Uhrkreis, der zur Stabilisierung des Hochgeschwindigkeits-ADC verwendet wird, hauptsächlich eine phasenverriegelte Schleife (Phase-locked Schleife, PLL). Das phasenverriegelte System ist im Wesentlichen ein geschlossenes Phasensteuerungssystem. Einfach ausgedrückt ist es eine Schaltung, die das Ausgangssignal mit dem Eingangssignal in Bezug auf Frequenz und Phase synchronisieren kann, das heißt, nachdem das System in den gesperrten Zustand (oder synchronisierten Zustand) eintritt. Die Phasendifferenz zwischen dem Ausgangssignal des Oszillators und dem Eingangssignal ist null oder bleibt konstant. Da die phasenverriegelte Schleife viele ausgezeichnete Eigenschaften hat, kann sie in der Erzeugung und Verteilung von Hochleistungsprozessor-Takten, in der Systemfrequenzsynthese und -konvertierung und in der automatischen Frequenzabstimmung, in der Bitsynchronisationsextraktion in der digitalen Kommunikation, in der Phasensperre, in der Phasensperre Frequenzmultiplikation und Frequenzteilung usw. weit verbreitet sein. Tatsächlich verwendet die PLL hauptsächlich den Phasendetektor und Filter, um das Feedback-Taktsignal und das Eingangstaktsignal zu überwachen und dann die erzeugte Spannungsdifferenz zu verwenden Steuern Sie den spannungsgesteuerten Oszillator, um ein Signal zu erzeugen, das der Eingangsuhr ähnlich ist, und schließlich erreichen Sie den Zweck der Frequenzverriegelung. Die Funktion der DLL besteht darin, einen Verzögerungsimpuls zwischen der Eingangsuhr und der Rückkopplungsuhr einzufügen, bis die steigenden Kanten der beiden Uhren ausgerichtet sind, und wenn die Synchronisation erreicht wird, wenn die Eingangstaktimpulskante und die Rückkopplungsimpulskante ausgerichtet sind, kann die On-Chip-Verzögerungsphasensperrte Schleife DLL alle gesperrt werden. Nachdem die Uhr gesperrt ist, wird die Schaltung nicht mehr eingestellt und es gibt keinen Unterschied zwischen den beiden Uhren. Auf diese Weise verwendet die phasenverriegelte On-Chip-Verzögerungsschleife die DLL-Ausgangsuhr, um die durch das Taktverteilungsnetzwerk verursachte Zeitverzögerung zu kompensieren und dadurch die Taktquelle und -last effektiv zu verbessern. Zeitverzögerung dazwischen. Zunächst einmal ist die Delay-Linie weniger laut als der Oszillator. Dies liegt daran, dass der beschädigte Nullkreuzungspunkt in der Wellenform am Ende der Verzögerungsleitung verschwindet und er in der Oszillatorschaltung umkreist, die mehr erzeugt. Zweitens wird die Verzögerungszeit innerhalb der Steuerspannungsänderung in der DLL schnell geändert, das heißt, die Übertragungsfunktion ist einfach gleich dem Gewinn KBCDL des VCDL. Kurz gesagt, der Oszillator, der in der PLL verwendet wird, hat Instabilität und Phasenversatz Akkumulation, wenn die Kompensationsuhr separat Zeitverzögerung im Netzwerk verursacht, neigt es dazu, die Leistung der PLL zu verringern. Daher ist die Stabilität

Das PCB-Board-Testsystem wird eine neue PCB-Designidee haben, das USB-Bus-basierte automatische Testsystem und virtuelle Instrumentenentwurfsideen annehmen, der Rolle des Computers volles Spiel geben und die traditionelle Instrumentenidee so weit wie möglich durch einen Computer ersetzen, wodurch das Volumen des Instruments selbst reduziert die Entwicklungskosten, dadurch die Effizienz der Entwicklung zu verbessern. Nach der D/A-Umwandlung wird das für den Test erforderliche analoge Anregungssignal auf das Testsystem angewendet, und dann wird der Testkreis über den Testbus an die Schaltermatrix gesendet. Die Schaltermatrix wird mit der Schaltermatrix verbunden und durch den Mikroprozessor zum Ein- und Ausschalten gesteuert.Die Prüfplatine ist auf dem Nadelbett befestigt, das Anregungssignal wird auf die entsprechende Position der Leiterplatte angewendet, die Antwort wird von der Testschaltung gemessen und die gesammelte analoge Menge wird an die Kernsteuerung gesendet. Die digitale Menge wird von der Software auf der Leiterplattenmaschine zurückgegeben und von der Leiterplattenmaschine verarbeitet, um festzustellen, ob die Leiterplatte qualifiziert ist.