Leiterplattentechnisch - Worauf Sie beim PCB-Designprozess achten sollten

1. Entwurfsausgabe

Die PCB-Design kann auf einen Drucker oder eine Gerber-Datei exportiert werden. Der Drucker kann die Leiterplattenschichten, was für den Designer und Prüfer bequem ist zu überprüfen; Die Gerber-Datei wird dem Plattenhersteller zur Herstellung der Leiterplatte übergeben. Die Ausgabe der gerber Datei ist sehr wichtig. Es hängt mit dem Erfolg oder Misserfolg dieses Entwurfs zusammen. Im Folgenden wird auf die Dinge eingegangen, die bei der Ausgabe der Gerber-Datei beachtet werden müssen.

a. Die auszugebenden Schichten sind Verdrahtungsschicht (einschließlich oberster, unterer Schicht, mittlerer Verdrahtungsschicht), Leistungsschicht (einschließlich VCC-Schicht und GND-Schicht), Siebsiebschicht (einschließlich oberer Sieb, unterer Siebdruck), Lötmaske (einschließlich oberer Lötmaske) und untere Lötmaske) und erzeugen auch eine Bohrdatei (NC-Bohrmaschine) b. Wenn die Leistungsschicht auf Split/Mixed eingestellt ist, Wählen Sie dann Routing im Dokument-Element des Fensters Dokument hinzufügen aus, und jedes Mal, wenn die Gerber-Datei ausgegeben wird, müssen Sie Pour Manager's Plane Connect verwenden, um Kupfer auf das PCB-Diagramm zu gießen; Wenn es auf CAM Ebene gesetzt ist, wählen Sie Ebene. Wenn Sie das Ebenenelement festlegen, fügen Sie Layer25 hinzu, und wählen Sie Pads und Viasc in der Layer25-Ebene aus. Drücken Sie im Fenster Geräteeinstellungen auf Geräteeinstellungen) und ändern Sie den Wert von Aperture auf 199d. Wenn Sie die Ebene jeder Ebene festlegen, wählen Sie die Leiterplattenkontur aus. e. Wählen Sie beim Festlegen der Ebene der Siebdruckebene nicht Teiletyp aus, sondern die obere Ebene (untere Ebene) und die Kontur der Siebdruckebene Text, Linie. Wenn Sie die Schicht der Lötmaskenschicht einstellen, wählen Sie Durchkontaktierungen aus, um anzuzeigen, dass den Durchkontaktierungen keine Lötmaske hinzugefügt wird, und nicht Durchkontaktierungen, um Lötmasken anzuzeigen, die entsprechend der spezifischen Situation bestimmt werden. g. Wenn Sie eine Bohrdatei generieren, verwenden Sie PowerPCB Defekte Save settings, nehmen Sie keine Änderungen vor. h. Nachdem alle Gerber-Dateien ausgegeben wurden, öffnen und drucken Sie sie mit CAM350, und die Designer und Prüfer überprüfen die Durchkontaktierungen (via) gemäß der "PCB-Checkliste", die eine der wichtigsten Komponenten der mehrschichtigen Leiterplatte ist. Die Bohrkosten machen normalerweise 30 bis 40 der Kosten der Leiterplattenherstellung aus. Einfach ausgedrückt kann jedes Loch auf der Leiterplatte als Via bezeichnet werden. Aus Funktionssicht lassen sich Vias in zwei Kategorien unterteilen:

2. Es wird als elektrische Verbindung zwischen jeder Schicht verwendet;

Es wird verwendet, um das Gerät zu reparieren oder zu lokalisieren. Im Hinblick auf den Prozess werden diese Vias im Allgemeinen in drei Kategorien unterteilt, nämlich blinde Vias, begrabene Vias und Durchgangsvias. Blindlöcher befinden sich auf der Ober- und Unterseite der Leiterplatte und haben eine bestimmte Tiefe. Sie werden verwendet, um die Oberflächenlinie und die darunterliegende innere Linie zu verbinden. Die Tiefe der Bohrung überschreitet in der Regel nicht ein bestimmtes Verhältnis (Blende). Begrabenes Loch bezieht sich auf das Verbindungsloch in der inneren Schicht der Leiterplatte, das sich nicht bis zur Oberfläche der Leiterplatte erstreckt. Die oben genannten beiden Arten von Bohrungen befinden sich in der inneren Schicht der Leiterplatte und werden vor dem Laminieren durch einen Durchgangslochformungsprozess vervollständigt, und während der Bildung des Durchgangs können mehrere innere Schichten überlappt werden.

Der dritte Typ wird als Durchgangsloch bezeichnet, das die gesamte Leiterplatte durchdringt und für die interne Verschaltung oder als Positionierloch für die Bauteilmontage verwendet werden kann. Da das Durchgangsloch im Prozess einfacher zu implementieren ist und die Kosten niedriger sind, verwenden die meisten Leiterplatten es anstelle der anderen beiden Arten von Durchgangslöchern. Die folgenden Durchgangslöcher gelten, sofern nicht anders angegeben, als Durchgangslöcher. Aus Designsicht besteht ein Durchgang hauptsächlich aus zwei Teilen, eines ist das Bohrloch in der Mitte und das andere ist der Pad-Bereich um das Bohrloch, wie in der Abbildung unten gezeigt. Die Größe dieser beiden Teile bestimmt die Größe des Durchgangs.

Offensichtlich, in Hochgeschwindigkeit, hohe Dichte PCB-Design, Designer hoffen immer, dass je kleiner das Durchgangsloch ist, die bessere, so dass mehr Verdrahtungsraum auf der Platine gelassen werden kann. Darüber hinaus, je kleiner das Durchgangsloch, die parasitäre Kapazität der eigenen. Je kleiner es ist, je besser es für Hochgeschwindigkeitsstrecken geeignet ist. Allerdings, die Verringerung der Lochgröße führt auch zu einer Erhöhung der Kosten, und die Größe der Durchkontaktierungen kann nicht unbegrenzt reduziert werden. Sie wird durch Prozesstechnologien wie Bohren und Beschichten eingeschränkt: Je kleiner das Loch ist, Der Bohrer Je länger das Loch dauert, Je einfacher es ist, von der Mittelposition abzuweichen; und wenn die Tiefe des Lochs 6-mal den Durchmesser des gebohrten Lochs übersteigt, Es kann nicht garantiert werden, dass die Lochwand gleichmäßig mit Kupfer beschichtet werden kann. Zum Beispiel, the thickness (through hole depth) of a normal 6-layer PCB board is about 50Mil, so der minimale Bohrdurchmesser, Leiterplattenhersteller kann nur 8Mil erreichen.

3. Parasitische Kapazität von Durchkontaktierungen

Die Via selbst hat eine parasitäre Kapazität zum Boden. Wenn bekannt ist, dass der Durchmesser des Isolationslochs auf der Bodenschicht des Durchgangs D2 ist, ist der Durchmesser des Durchgangs D1, die Dicke der Leiterplatte ist T, und die dielektrische Konstante des Leiterplattensubstrats ist ε, Die Größe der parasitären Kapazität des Durchgangs ist ungefähr: C=1.41εTD1/(D2-D1) Die parasitäre Kapazität des Durchgangs bewirkt, dass die Schaltung die Anstiegszeit des Signals verlängert und die Geschwindigkeit des Stromkreises verringert. Zum Beispiel für eine Leiterplatte mit einer Dicke von 50Mil, wenn ein Durchgang mit einem Innendurchmesser von 10Mil und einem Paddurchmesser von 20Mil verwendet wird.

Der Abstand zwischen dem Pad und dem Erdkupferbereich beträgt 32Mil, dann können wir die parasitäre Kapazität des Via durch die obige Formel ungefähr annähern: C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF, dieser Teil Die Änderung der Anstiegszeit, die durch die Kapazität verursacht wird, ist: T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps. Aus diesen Werten lässt sich ablesen, dass der Effekt der Anstiegsverzögerung, die durch die parasitäre Kapazität eines einzelnen Durchgangs verursacht wird, zwar nicht offensichtlich ist, wenn das Durchgang mehrfach in der Leiterbahn zum Umschalten zwischen Schichten verwendet wird, der Designer dennoch sorgfältig überlegen sollte.

4. Parasitische Induktivität von Vias

Ebenso gibt es parasitäre Kapazitäten zusammen mit Vias. Bei der Konstruktion von Hochgeschwindigkeits-Digitalschaltungen ist der Schaden, der durch die parasitäre Induktivität der Vias verursacht wird, oft größer als der Einfluss der parasitären Kapazität. Seine parasitäre Reiheninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromsystems. Wir können die folgende Formel verwenden, um einfach die ungefähre parasitäre Induktivität eines via.5.08h [ln(4h/d) 1] zu berechnen, wobei L sich auf die Induktivität des Via bezieht, h die Länge des Via und d der mittige Bohrungsdurchmesser ist. Aus der Formel ist ersichtlich, dass der Durchmesser des Durchgangs einen geringen Einfluss auf die Induktivität hat und die Länge des Durchgangs den größten Einfluss auf die Induktivität hat. Anhand des obigen Beispiels kann die Induktivität des Durchgangs als =5.08x0.050 [ln(4x0.050/0.010) 1]=1 berechnet werden