Leiterplattentechnisch - Das IBIS-Modell der PCB-Technologie untersucht das Signalproblem

Zur Verwendung eines digitalen Eingangs/output buffer information specification (IBIS) simulation model in die development phase of a printed circuit board (PCB). Dieser Artikel beschreibt, wie das IBIS-Modell verwendet wird, um einige wichtige Variablen für Signalintegritätsberechnungen zu extrahieren und zu bestimmen PCB-Design Lösungen.

Bitte beachten Sie, dass dieser extrahierte Wert integraler Bestandteil des IBIS-Modells ist.

Bei der Beobachtung digitaler Signale an beiden Enden einer Übertragungsleitung, Designer werden von den Ergebnissen überrascht sein, wenn das Signal an die Leiterplattenverfolgung. Im Falle einer relativ langen Strecke, Das elektrische Signal ähnelt eher einer Wanderwelle als einem augenblicklichen Änderungssignal. A good simulation of the behavior of waves on a circuit board is CHICHENGPO (waves in a pool). Da die beiden Gruppen des gleichen Wasservolumens die gleiche "Impedanz" haben, die Wellen gehen sanft durch den Pool. Allerdings, die Impedanzdifferenz der Zellwand ist offensichtlich, und die Wellen werden in die entgegengesetzte Richtung reflektiert. Das elektrische Signal, das in die Leiterplattenverfolgung wird dasselbe Phänomen haben. Wenn ein Impedanzmiss auftritt, Dieses Phänomen spiegelt sich in ähnlicher Weise wider. Abbildung 1 zeigt ein PCB-Gerät mit falsch abgestimmter Endimpedanz. Der Mikrocontroller TI MSP430™ sendet ein Taktsignal an den TI ADS8326 ADC, welche die Konvertierungsdaten zurück an den MSP430 sendet. Abbildung 2 zeigt die Reflexionen, die durch Impedanzanpassungen im Gerät verursacht werden. Diese Reflexionen verursachen Probleme mit der Signalintegrität auf den Übertragungsleitungen.

Die Anpassung des Leiterplattenstrahlwiderstands an einem oder beiden Enden kann Reflexionen erheblich reduzieren.

f Um das Problem des Systemwiderstands- und Widerstandsabgleichs zu lösen, müssen Konstrukteure die Impedanzmerkmale integrierter Schaltungen (ICS) und die Impedanzmerkmale von Leiterplatten-Leiterbahnen verstehen, die als Übertragungsstrecken fungieren.

Nach dem Verständnis dieser Funktionen können Konstrukteure jede Verbindungseinheit als verteilte Übertragungsleitung modellieren. Übertragungsleitungen bieten verschiedene Schaltungsdienstleistungen an, von einseitigen und differentiellen Endgeräten bis hin zu Open-Drain-Ausgangsgeräten. Dieser Artikel stellt hauptsächlich die einseitige Übertragungsleitung vor, deren Treiber eine Push-Pull-Ausgangsschaltung hat.

Darüber hinaus sind folgende IC-PIN-Spezifikationen erforderlich:

Senderausgangswiderstand ZT (Omega)

Anstiegszeit des Senders tAufstieg und Fall tFall (Sekunden)

Eingangswiderstand des Empfängers ZR (Omega)

Empfängerpinkapazitätswert CR_Pin (F) Diese Spezifikationen sind normalerweise nicht im Produkthandbuch des IC-Herstellers enthalten.

Wie in diesem Artikel diskutiert wird, können alle diese Werte durch das IBIS-Modell des IC während des PCB-Designs erhalten werden und das Modell verwenden, um die Leiterplattentransportbahn zu simulieren.

Verwenden Sie die folgenden Parameter, um die Sendungsverfolgung zu definieren:

Charakteristische Impedanz Z0 (Omega)

Ausbreitungsverzögerung D (ps/Zoll)

Nachverfolgung der Ausbreitungsverzögerung tD (PS)

Nachfülllänge LENGTH (Zoll) Abhängig vom spezifischen Leiterplattendesign kann die Variablenliste länger sein. Zum Beispiel kann das PCB-Design eine Backplane mit mehreren Sende-/Empfangspunkten haben. 3 Alle Übertragungsleitungsrouting hängt von der spezifischen Leiterplatte ab. Im Allgemeinen ist die Z0-Strecke des FR-4 Boards 50 bis 75 Ohms, und die D-Strecke ist 140 bis 180ps/inch. Die tatsächlichen Werte von Z0 und D hängen von der materiellen und physikalischen Größe der tatsächlichen Übertragungsstrecke ab.

4 Die Leitungsausbreitungsverzögerung einer bestimmten Leiterplatte kann wie folgt berechnet werden: TD bis dxlength.

(1) Für die FR-4 Platine beträgt die angemessene Ausbreitungsverzögerung der linearen Linie (siehe Abbildung 4) 178 ps/inch, und die charakteristische Impedanz beträgt 50 Ohms.

Indem wir die Drahtinduktivität und Kapazität der Leiterbahn messen und diese Werte in die folgende Formel einfügen, können wir dieses Ergebnis auf der Leiterplatte verifizieren: CTR ist eine Drahtgeschwindigkeit-Tracking-Leitungskapazität in Farads/Zoll; LTR ist für Genuss/Zoll Die Einheit der Linieninduktivität; ps/inch ist die dielektrische Konstante der Luft; und ER ist die dielektrische Konstante des Materials.

Zum Beispiel, wenn der Mikrowellen-Übertragungsstreifen-Brett-Leitungskondensator 2.6pF/inch ist, ist die Leitungsinduktivität 6.4nH/inch und D=129ps/inch, Z0=49.4Ω.

Vergleich von Aggregatschaltungen und verteilten Schaltungen Sobald die Übertragungsleitung definiert ist, wird im nächsten Schritt ermittelt, ob das Schaltungslayout ein aggregiertes System oder ein verteiltes System darstellt. Im Allgemeinen ist die Größe des Aggregationssystems klein, und die verteilte Schaltung erfordert mehr Platinenraum. Der kleine Stromkreis hat eine effektive Länge (LENGTH), und sein Signal ist kleiner als die schnellste elektrische Kennlinie.

Um ein qualifiziertes Aggregationssystem zu sein, muss die Schaltung auf der Leiterplatte die folgenden Anforderungen erfüllen:

(5) Unter ihnen ist tRise die Anstiegszeit in Sekunden. Nachdem die Aggregationsschaltung auf der Leiterplatte implementiert ist, ist die Terminierungsstrategie kein Problem.

Grundsätzlich gehen wir davon aus, dass das an die Übertragungsleitung übermittelte Antriebssignal sofort den Empfänger erreicht.

Die Datenstruktur des IBIS-Modells basiert auf dem Spannungsbereich der Stromversorgung des IC. Das IBIS-Modell umfasst drei, sechs oder neun Eckdaten. Die Variablen, die diese Winkel bestimmen, sind Siliziumprozess 1, Netzspannung und Verbindungstemperatur. Der spezifische Prozess/Spannung/Temperatur (PVT) SPICE-Winkel des Gerätemodells ist entscheidend für die Erstellung eines genauen IBIS-Modells. Die Bewertungen sind unterschiedlich, der Silizium-Prozess ist anders und die erstellten Modelle sind schwach und stark. Der Konstrukteur definiert die Spannungseinstellung entsprechend den Leistungsanforderungen des Bauteils und ändert sie zwischen Nennwert, Minimalwert und Maximalwert.

Schließlich bestimmen Sie entsprechend dem Nenntemperaturbereich der Komponente, dem Nennstromverbrauch und der Verbindung des Gehäuses und des thermischen Widerstands der Umwelt, das heißt θJA, die Temperatureinstellung der Siliziumverbindung der Komponente. Tabelle 1 enthält Beispiele für drei PVT-Variablen und ihre Beziehung zu TIs 24-Bit-biopotentialmessverfahren ADC ADS129x Serie CMOS. Diese Variablen werden verwendet, um sechs SPICE-Simulationen zu implementieren. In der ersten und vierten Simulation wurden das Nennprozessmodell, die Nennstromversorgungsspannung und die Anschlusstemperatur bei Raumtemperatur verwendet. Sowohl die zweite als auch die fünfte Simulation verwenden ein schwaches Prozessmodell, niedrige Versorgungsspannung und hohe Anschlusstemperatur. Die dritte und sechste Simulation nutzt leistungsfähige Prozessmodelle, höhere Versorgungsspannungen und niedrigere Anschlusstemperaturen.

Die Beziehung zwischen den PVT-Werten bildet den optimalen Winkel des CMOS-Prozesses ab.

Die angegebenen Senderspezifikationen für die Bewertung der Signalintegrität umfassen Ausgangsimpedanz (ZT) und Anstiegszeit (tRise bzw. tFall). Abbildung 5 zeigt das TI ADS1296 Paket ads129x. ibs, das die self-IBIS Modelldateien auflistet. 5 Der Wert, der zur Erzeugung der Impedanz verwendet wird, wird unter dem Schlüsselwort [Pin] angezeigt, das sich ebenfalls im Puffermodell befindet (nicht angezeigt).

Die Boostzeit befindet sich im transienten Teil der IBIS-Modelldatenliste. Impedanz von Ein- und Ausgangspins Die Pin-Impedanz eines beliebigen Signals wird der Modellimpedanz durch die Gehäuseinduktivität und -kapazität hinzugefügt. In Abbildung 5 beschreiben die Schlüsselwörter "[Komponente]", "[Hersteller]" und "[Paket]" ein bestimmtes Paket, die 64-polige PBGA (ZXG). Die Gehäuseinduktivität und Kapazität eines bestimmten Pins finden Sie unter dem Stichwort "[Pin]". Zum Beispiel finden Sie bei Pin 5E die Signal GPIO4, L_pin und C_pin Werte.

Die Werte L_pin (Pin Induktivität) und C_pin (Pin Kapazität) des Signals und Gehäuses sind 1.4891 nH bzw. 0.28001 pF. Der zweite wichtige Kapazitätswert ist der Siliziumkondensator, nämlich C_comp. Der C_comp-Wert ist unter dem Schlüsselwort "[Model]" in der Modell-DIO_33-Liste des Ads129x zu finden. ibs-Datei (siehe Abbildung 6). C_comp in diesem Modell ist die Kapazität des DIO-Puffers, und seine Stromversorgung Pin Spannung ist 3,3V. Das Symbol "➤" stellt einen Kommentar dar; Daher ist der effektive C_comp-Wert dieser Liste 3.0727220e-12 F (typischer Wert), 2.3187130e-12 F (Minimum) und 3.8529520e-12 F (Maximum), PCB-Designer können aus ihnen wählen.

In diesem Artikel wird eine Leiterplatte mit falsch abgestimmter Endimpedanz als Ausgangspunkt diskutiert. Danach lernte die Leiterplattenfabrik durch das IBIS-Modell und fand einige Schlüsselkomponenten dieses Übertragungsproblems. In dieser Hinsicht sollte es eine Lösung für dieses Problem geben.

Anzeige der Terminationskorrekturstrategie und Anzeige der korrigierten Wellenform. Wenn Sie eine Leiterplatten-Übertragungsleitung entwerfen möchten, Der erste Schritt besteht darin, Informationen von der PCB-Produkt manuell. Der zweite Schritt besteht darin, das IBIS-Modell zu überprüfen und einige Parameter zu finden, die nicht aus der Spezifikationseingabe bezogen werden können./Ausgangsimpedanz, Boost-Zeit, und Input/Ausgangskapazität. Beim Betreten der Hardware-Bühne, Wir müssen das IBIS-Modell verwenden, um einige wichtige Produktspezifikationen zu finden und das endgültige Design zu simulieren.