Leiterplattentechnisch - Leiterplattenloch Kupferdickenstandard und fertige Kupferdickenzusammensetzung und Herkunft

PCB-Loch-Kupferdickenstandard und fertige Kupferdickenzusammensetzung und -ursprungVor nicht langer Zeit wurde eine kleine Charge von PCB, die von einem Kunden entworfen und hergestellt wurde, in unserer PCBA-Fabrik montiert. Der Montageprozess war sehr glatt, aber während des Endprodukttests wurden 45% von Fehlern gefunden, entweder ohne Signal oder nur Das Signal ist verzerrt. Nach vielen Tagen der Untersuchung wurde schließlich festgestellt, dass der Grund für das Versagen war, dass die Kupferdicke der Durchkontaktierungen während der Leiterplattenproduktion ungleichmäßig war und das Kupfer der Leiterplatten-Durchkontaktierungen zu dünn war. Infolgedessen wurde das Kupfer der Vias beim Reflow-Löten durch Wärmeschock beeinflusst. Bruch, verursacht Ausfall des offenen Stromkreises.

Die lokale Kupferdicke des Durchgangslochs ist zu dünn und die Durchgangsöffnung ist eines der wichtigsten technischen Probleme der Leiterplattenherstellungsindustrie. In der Vergangenheit beschränkten sich die Diskussions- und Forschungsartikel zur Durchgangsöffnung aufgrund der CTE-Wärmeausdehnung der Platine meist auf die Auswahl der Platine während des Leiterplattenherstellungsprozesses. Der Koeffizient ist groß, und die Analyse von Fehlerfällen wie Rissen des Lochkupfers verursacht durch den heißen und kalten Schock der Baugruppe in der späteren Phase, anstatt das Problem aus den Aspekten der PCB-Verarbeitung und Lochkupferplattierung zu analysieren und zu lösen. Dieser Artikel analysiert die Ursache der partiellen Kupferdünnung in den Vias vom galvanischen Aspekt der Leiterplatte und erklärt Ihnen, wie Sie den PCB-Ausfall aufgrund des offenen Schaltkreises aufgrund des dünnen Kupfers der Vias vom galvanischen Aspekt vermeiden können.

Im Allgemeinen ist die Kupferstandard-Leiterplattendicke von Löchern in traditionellen Leiterplatten meistens erforderlich, um zwischen 0.8-1 mil zu liegen. Wie für einige Leiterplatten mit hoher Dichte, wie HDI, weil blinde Löcher nicht einfach zu galvanisieren sind und für das Problem der Dünndrahtproduktion, werden die Anforderungen an die Lochkupferdicke mäßig reduziert. Daher gibt es auch Spezifikationen mit einer minimalen Fertiglochkupferdicke von 0,4 mil oder mehr. Aber es gibt auch einige spezielle Beispiele, wie: große Leiterplatten, die im System verwendet werden, weil sie mit spezieller Montage und langfristiger Verwendung der Zuverlässigkeitsgarantie zu tun haben, so dass die Kupferdicke im Loch höher als 0,8 Mio oder höher sein muss. In IPC-6012 gibt es klare Qualitäten für die Dicke des Lochkupfers. Daher wird letztlich vom Kunden festgelegt, welche Art von Loch-Kupfer-Spezifikation gemäß den Anforderungen des Produkts erforderlich ist.

Gehen wir zurück auf den Fall am Anfang unseres Artikels. Wie kann es zu einem Versagen des Lochkupferrisses kommen? Zunächst einmal müssen wir zuerst den PCB-Produktionsprozess verstehen. Die fertige Kupferdicke unserer PCB basiert auf der PCB-Basiskupferdicke plus der Enddicke der Platine und der Diagramme, das heißt, die fertige Kupferdicke ist größer als das Basiskupfer der PCB, und die Kupferdicke aller Löcher in unserer PCB wird in zwei Prozessen galvanisiert. Die Dicke des Kupfers durch Löcher plattiert und die Kupferdicke der Musterplattierung.

Unser herkömmliches Endprodukt hat eine Dicke von 1OZ fertigem Kupfer, und das Lochkupfer entspricht dem IPC Level II Standard. Wir haben normalerweise eine Dicke von 5-7um für das erste Kupfer (Vollplatinenplattierung) und 13-15um für das zweite Kupfer, so dass die Dicke unseres Lochkupfers 18-22um ist. Dazwischen plus der Verlust, der durch Ätzen und andere Gründe verursacht wird, ist unser endgültiges Lochkupfer etwa 20UM Standard-Leiterplattendicke.