Leiterplattentechnisch - Welche Probleme sollten bei HDI-Platinen-Durchkontaktierungen beachtet werden?

Via ist einer der wichtigsten Komponenten von Multilayer Leiterplatten, und die Kosten der Bohrungen machen normalerweise 30% bis 40% der Kosten für Leiterplattenherstellung. Einfach ausgedrückt, jedes Loch auf der HDI-Platine kann ein via aufgerufen werden.

Aus der Sicht der Funktion, Vias können in zwei Kategorien unterteilt werden:

Eine wird als elektrische Verbindung zwischen Schichten verwendet

Die zweite ist, das Gerät zu reparieren oder zu lokalisieren

Prozessbezogen, Diese Vias sind im Allgemeinen in drei Kategorien unterteilt, nämlich blinde Durchkontaktierungen, vergrabene Durchkontaktierungen und Durchkontaktierungen.
Blindlöcher befinden sich auf der Ober- und Unterseite der Leiterplatte und haben eine bestimmte Tiefe. Sie werden verwendet, um die Oberflächenlinie und die darunterliegende innere Linie zu verbinden. The depth of die hole usually does not exceed a certain ratio (aperture).

Buried hole
It refers to the connection hole located in the inner layer of the printed circuit board, die sich nicht auf die Oberfläche der Leiterplatte erstreckt. Die beiden oben genannten Arten von Löchern befinden sich in der inneren Schicht der Leiterplatte, und sie werden durch das Durchgangslochformverfahren vor der Laminierung vervollständigt, und mehrere innere Schichten können während der Bildung der Vias überlappt werden.

Through hole
This kind of hole penetrates the entire circuit board and can be used for internal interconnection or as a component installation positioning hole.
Weil das Durchgangsloch einfacher im Prozess zu implementieren ist und die Kosten niedriger sind, Die meisten Leiterplatten verwenden es anstelle der anderen beiden Arten von Durchgangslöchern. Die folgenden Durchgangslöcher, sofern nicht anders angegeben, als Durchgangsbohrungen gelten. Aus gestalterischer Sicht, a via besteht hauptsächlich aus zwei Teilen, eins ist das Bohrloch in der Mitte, und der andere ist der Pad Bereich um das Bohrloch. Die Größe dieser beiden Teile bestimmt die Größe der.
Offensichtlich, bei der Gestaltung von Hochgeschwindigkeits-, hohe Dichte HDI-Platines, Es ist immer zu hoffen, dass je kleiner das Durchgangsloch ist, die bessere, so dass mehr Verdrahtungsraum auf der Platine gelassen werden kann. Darüber hinaus, je kleiner das Durchgangsloch, je größer die parasitäre Kapazität der eigenen. Klein, besser geeignet für Hochgeschwindigkeitsstrukturen.
Allerdings, die Verringerung der Lochgröße führt auch zu einer Erhöhung der Kosten, und die Größe der Durchkontaktierungen kann nicht unbegrenzt reduziert werden. Sie wird durch Prozesstechnologien wie Bohren und Beschichten eingeschränkt: Je kleiner das Loch ist, Der Bohrer Je länger das Loch dauert, Je einfacher es ist, von der Mittelposition abzuweichen; und wenn die Tiefe des Lochs 6-mal den Durchmesser des gebohrten Lochs übersteigt, Es kann nicht garantiert werden, dass die Lochwand gleichmäßig mit Kupfer beschichtet werden kann.
Zum Beispiel, if the thickness (through hole depth) of a normal 6-layer Leiterplatte ist 50Mil, dann unter normalen Bedingungen, der Durchmesser der Bohrung, Leiterplattenhersteller kann nur 8Mil erreichen.
Mit der Entwicklung der Laserbohrtechnik, Die Größe des Lochs kann kleiner und kleiner sein. Allgemein, Ein Durchgang mit einem Durchmesser kleiner oder gleich 6Mil wird Mikroloch genannt. Microvias are often used in HDI (High Density Interconnect Structure) designs. Microvia technology allows vias to be directly punched on the pad (Via-in-pad), Das verbessert die Schaltungsleistung erheblich und spart Verdrahtungsplatz.
Vias erscheinen als Haltepunkte mit diskontinuierlicher Impedanz auf der Übertragungsleitung, die Signalreflexionen verursachen. Allgemein, die äquivalente Impedanz des Durchgangs ist etwa 12% niedriger als die der Übertragungsleitung. Zum Beispiel, the impedance of a 50 ohm transmission line will decrease by 6 ohms when passing through the via (specifically, Es hängt von der Größe und Dicke des, not reduction).
Allerdings, Die Reflexion durch Durchkontaktierungen aufgrund diskontinuierlicher Impedanz ist eigentlich sehr gering, and the reflection coefficient is only: (44-50)/(44+50)=0.06. Die Probleme, die durch Durchkontaktierungen verursacht werden, konzentrieren sich stärker auf parasitäre Kapazität und Induktivität. Einfluss.

Parasitische Kapazität von

Die Via selbst hat eine parasitäre Kapazität zum Boden. Wenn bekannt ist, dass der Durchmesser des Isolationslochs auf der Bodenschicht des Durchgangs D2 ist, der Durchmesser des Durchgangspads ist D1, die Dicke der Leiterplatte ist T, und die dielektrische Konstante des Plattensubstrats ist ε, then the parasitic capacitance of the via is approximately:
C=1.41εTD1/(D2-D1) The main effect of the parasitic capacitance of the via hole on the circuit is to prolong the rise time of the signal and reduce the speed of the circuit.
Zum Beispiel, für eine Leiterplatte mit einer Dicke von 50Mil, wenn ein Durchgang mit einem Innendurchmesser von 10Mil und einem Paddurchmesser von 20Mil verwendet wird, und der Abstand zwischen dem Pad und dem Boden Kupferbereich ist 32Mil, Die parasitäre Kapazität ist ungefähr: C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF
The change in rise time caused by this part of the capacitance is: T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps
From these values, Es ist zu sehen, dass die Wirkung der Anstiegsverzögerung, die durch die parasitäre Kapazität eines einzelnen Durchgangs verursacht wird, nicht offensichtlich ist, wenn das Via mehrfach in der Trace verwendet wird, um zwischen Ebenen zu wechseln, the Hersteller von HDI-Platinen reminds the designer to Considered carefully.
Parasitic inductance of vias
Similarly, Es gibt parasitäre Induktivitäten zusammen mit der parasitären Kapazität der Vias. Bei der Gestaltung von digitalen Hochgeschwindigkeitsschaltungen, Der Schaden, der durch die parasitäre Induktivität der Vias verursacht wird, ist oft größer als der Einfluss der parasitären Kapazität. Seine parasitäre Reiheninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromsystems.
Wir können die folgende Formel verwenden, um einfach die parasitäre Induktivität eines via zu berechnen: L=5.08h [ln(4h/d)+1]
Where L refers to the inductance of the via, h ist die Länge des Durchgangs, und d ist der Durchmesser des Mittellochs. Aus der Formel ist ersichtlich, dass der Durchmesser des Durchgangs einen geringen Einfluss auf die Induktivität hat, während die Länge des Durchgangs einen Einfluss auf die Induktivität hat.

Verwenden Sie weiterhin das obige Beispiel, Die Induktivität des Durchgangs kann wie folgt berechnet werden: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH
If the rise time of the signal is 1ns, dann ist die äquivalente Impedanz: XL=πL/T10-90=3.19Ω
Such impedance can no longer be ignored when high-frequency current passes. Besonderes Augenmerk sollte auf die Tatsache gelegt werden, dass der Bypass-Kondensator beim Verbinden der Leistungsschicht und der Masseschicht zwei Durchgänge durchlaufen muss, so dass sich die parasitäre Induktivität des Durchgangs verdoppelt.
Via design in high-speed PCB
Through the above analysis of the parasitic characteristics of vias, das sehen wir in High-Speed PCB Design, Scheinbar einfache Durchkontaktierungen bringen oft große negative Auswirkungen auf das Schaltungsdesign.

Um die durch die parasitären Wirkungen von Vias verursachten nachteiligen Wirkungen zu reduzieren, können folgende Aspekte so weit wie möglich im Design vorgenommen werden:

Unter Berücksichtigung von Kosten und Signalqualität wählen Sie eine angemessene Größe über. Zum Beispiel ist es für das 6-10-Schicht-Speichermodul PCB-Design besser, 10/20Mil (gebohrt/pad) Durchgänge zu verwenden. Für einige High-Density Small-Size-Boards kannst du auch 8/18Mil verwenden. Loch. Unter aktuellen technischen Bedingungen ist es schwierig, kleinere Durchkontaktierungen zu verwenden. Bei Strom- oder Masseverbindungen können Sie erwägen, eine größere Größe zu verwenden, um die Impedanz zu reduzieren.

Die beiden oben diskutierten Formeln können geschlossen werden, dass die Verwendung einer dünneren Leiterplatte zur Verringerung der beiden parasitären Parameter der.

Die Pins des Netzteils und des Bodens sollten in der Nähe gestanzt werden, und die Leitungen zwischen den Vias und den Pins sollten so kurz wie möglich sein, weil sie die Induktivität erhöhen. Zur gleichen Zeit, Die Strom- und Masseleitungen sollten so dick wie möglich sein, um die Impedanz zu reduzieren.
Die Signalspuren auf dem HDI-Platine sollte nicht so viel wie möglich verändert werden, Das bedeutet, dass unnötige Durchkontaktierungen so weit wie möglich reduziert werden sollten.

Platzieren Sie einige geerdete Durchkontaktierungen in der Nähe der Durchkontaktierungen der Signalschicht, um eine enge Schleife für das Signal bereitzustellen. Es ist sogar möglich, eine große Anzahl redundanter Masseverbindungen auf dem Leiterplatte. Natürlich, das Design muss flexibel sein. Das zuvor besprochene Via-Modell ist der Fall, wenn es Pads auf jeder Schicht gibt. Manchmal, Wir können die Pads einiger Schichten reduzieren oder sogar entfernen.

Besonders wenn die Dichte der Durchkontaktierungen sehr hoch ist, Es kann zur Bildung einer Bruchnut führen, die die Schleife in der Kupferschicht trennt. Um dieses Problem zu lösen, zusätzlich zur Verschiebung der Position des Via, Wir können auch erwägen, das Via auf der Kupferschicht zu platzieren. Die Padgröße wird reduziert.
Wie man Vias verwendet: Durch die obige Analyse der parasitären Eigenschaften von Vias, das sehen wir in High-Speed PCB Design, Die unsachgemäße Verwendung von scheinbar einfachen Durchkontaktierungen bringt oft große negative Auswirkungen auf das Schaltungsdesign.