精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
將去耦電容器直接放置在 集成電路封裝 可有效控制 EMI公司公司 提高訊號的完整性. 本文從IC的內部封裝開始, 分析 EMI公司 以及IC封裝在 EMI公司 控制, 然後提出1.1個有效 EMI公司 控制設計規則, 包括包選擇, 銷結構注意事項, 輸出驅動器和去耦電容器 設計 方法, 等., 幫助 設計 工程師在新的 設計 實現最佳 EMI公司 抑制效能. 現有系統級別 EMI公司 控制 technologies include:
（1）電路封裝在法拉第盒中（注意，包含電路的機械封裝應密封），以實現EMI公司遮罩；
（2）系統的電路板或輸入/輸出埠採用濾波和衰减科技，實現EMI公司控制；
（3）嚴格遮罩電流電路的電場和磁場，或在電路板上採用適當的設計科技，嚴格控制印刷電路板跡線和電路板層的電容和電感（自遮罩），從而提高EMI公司效能。
EMI公司控制通常需要上述科技的組合。 一般來說，離電磁干擾源越近，實現電磁干擾控制所需的成本越小。 印刷電路板上的集成電路晶片是電磁干擾最重要的能源。 囙此，如果能够深入瞭解集成電路晶片的內部特性，就可以簡化印刷電路板和系統級設計中的EMI公司控制。
印刷電路板板-數量 和系統級 設計 工程師通常認為 EMI公司 來源 they can reach is the 印刷電路板. 明顯地, 在 印刷電路板 設計 level, 確實可以做很多工作來改進 EMI公司. 然而, 考慮時 EMI公司 控制, 設計 工程師應首先考慮IC晶片的選擇. 集成電路的某些特性, 例如包類型, 偏壓，偏壓, and chip process technology (such as CMOS, ECL公司, TTL), 等., 對電磁干擾有很大影響. 本文將重點討論這些問題，並討論IC對 EMI公司 控制.
1. 電磁干擾源
在數位積體電路從邏輯高到邏輯低或從邏輯低到邏輯高的轉換過程中，在輸出端產生的方波訊號的頻率並不是引起EMI公司的唯一頻率分量。 方波含有頻率範圍很寬的正弦諧波分量，這些正弦諧波分量構成了工程師所關心的EMI公司頻率分量。 最高EMI公司頻率也稱為EMI公司發射頻寬，它是訊號上升時間而不是訊號頻率的函數。 計算EMI公司發射頻寬的公式為：F=0.35/Tr公司
其中：F為頻率，組織為GHz； Tr是訊號上升時間或下降時間，組織為ns（納秒）。
從上面的公式不難看出，如果電路的開關頻率為50MHz，並且使用的集成電路晶片的上升時間為1ns，那麼電路的最高EMI公司發射頻率將達到350MHz，這遠遠大於電路的開關頻率。 如果IC的上升時間為500ps，則電路的最高EMI公司發射頻率將高達700MHz。 眾所周知，電路中的每一個電壓值都對應一個特定的電流，並且每一個電流都有一個相應的電壓。 當IC的輸出從邏輯高變為邏輯低或從邏輯低變為邏輯高時，這些訊號電壓和訊號電流將產生電場和磁場，這些電場和磁場的最高頻率是發射頻寬。 電場和磁場的强度以及外部輻射的百分比不僅是訊號上升時間的函數，還取決於信號源和負載點之間訊號路徑上電容和電感的控制。 這裡，信號源位於印刷電路板上，IC位於板內，負載位於其他IC內。 這些IC可能在印刷電路板上，也可能不在印刷電路板上。 為了有效地控制電磁干擾，不僅需要關注IC晶片本身的電容和電感，還需要關注印刷電路板上存在的電容和電感。
當訊號電壓與訊號回路之間的耦合不緊密時，電路的電容會减小，對電場的抑制作用會减弱，從而新增EMI公司； 電路中的電流也有同樣的情况，如果電流在同一回路之間耦合不良，必然會新增回路上的電感，從而增强磁場，最終導致電磁干擾的新增。 換句話說，電場控制不當通常會導致磁場抑制效果不佳。 用於控制電路板中電磁場的措施通常與用於抑制IC封裝中電磁場的措施相似。 與印刷電路板設計一樣，IC封裝設計將極大地影響EMI公司。
電路中相當一部分電磁輻射是由電源母線中的電壓瞬變引起的。 當IC的輸出級跳轉並將連接的印刷電路板線路驅動至邏輯“高”時，IC晶片將吸收電源電流並提供輸出級所需的能量。 對於IC連續轉換產生的超高頻電流，電源匯流排從印刷電路板上的去耦網絡開始，在IC的輸出級結束。 如果輸出級的訊號上升時間為1.0ns，則IC必須從電源中吸取足够的電流，以便在1.0ns的短時間內驅動印刷電路板上的傳輸線。 電源母線上的電壓瞬態取決於電源母線路徑中的電感、吸收的電流和電流的渡越時間。 電壓瞬態由以下公式定義：V=Ldi/dt，
其中：L為電流傳輸路徑上的電感值； di表示訊號上升時間間隔內的電流變化； dt表示當前傳輸時間（訊號的上升時間）。
由於IC引脚和內部電路是電源匯流排的一部分，並且吸收電流和輸出信號的上升時間在一定程度上取決於IC的工藝科技，囙此通過選擇合適的IC，可以在很大程度上控制上述公式。 中提到的所有3個元素。
2、IC封裝在電磁干擾控制中的作用
IC封裝通常包括：矽基晶片, 小型內部 印刷電路板, 和襯墊. 矽基晶片安裝在一個小型 印刷電路板, 矽基晶片與焊盤之間的連接通過鍵合線實現, 在某些套裝軟體中也可以實現直接連接. 小型 印刷電路板 實現矽基晶片上的訊號和電源與 IC封裝, 從而在矽基晶片上實現訊號和電源節點的外部擴展. 穿透IC的電源和訊號傳輸路徑包括：矽基晶片, 與小型 印刷電路板s, 印刷電路板 踪迹, 以及 IC封裝. The control of capacitance and inductance (corresponding to electric field and magnetic field) depends largely on the 設計 整個傳輸路徑的. 某些 設計 特性將直接影響整個IC晶片封裝的電容和電感.
首先看看矽基晶片和內部小電路板之間的連接。 許多IC晶片使用鍵合線來實現矽基晶片與內部小電路板之間的連接，這是矽基晶片與內部小電路板之間非常薄的飛線。 由於矽基晶片和內部小型電路板的熱膨脹係數（CTE）相似，該科技得到了廣泛應用。 晶片本身是矽基器件，其熱膨脹係數與典型印刷電路板資料（如環氧樹脂）的熱膨脹係數非常不同。 如果矽基晶片的電力連接點直接安裝在內部小型印刷電路板上，那麼在相對較短的時間後，IC封裝的內部溫度會導致熱膨脹和收縮，這樣的連接會因斷裂而失效。 捆紮線是一種適應這種特殊環境的引線方法。 它能承受大量的彎曲和變形，不易斷裂。
使用鍵合線的問題是，每個訊號或電源線的電流回路面積的新增將導致電感值新增。 獲得較低電感值的良好設計是實現矽基晶片與內部印刷電路板之間的直接連接，即矽基晶片的連接點直接連接到印刷電路板焊盤。 這需要使用特殊的印刷電路板板基材，其CTE應非常低。 選擇這種資料將導致IC晶片的總體成本新增。 囙此，使用這種工藝科技的晶片並不常見，但只要存在將矽基晶片與載體印刷電路板直接連接的IC，並且在設計方案上是可行的，那麼使用這種IC器件是更好的選擇。
一般來說, 在 IC封裝 設計, 在選擇集成電路晶片的過程中，降低訊號與相應電路之間或電源與接地之間的電感並新增電容是首選. 例如, 小間距表面貼裝科技應與大間距表面貼裝科技相比較. 應首先選擇採用小間距表面貼裝科技封裝的IC晶片, 而這兩種表面貼裝科技封裝IC晶片優於via引線型封裝. BGA封裝IC晶片的引線電感比任何常用的封裝類型都要低. 從電容和電感控制的角度, smaller packages and finer pitches usually always represent improved 表演.
引線結構設計的一個重要特徵是引脚的分配。 由於電感和電容值取決於訊號或電源與回路的接近程度，囙此必須考慮足够的回路。
電源和接地引脚應成對分配，每個電源引脚應有一個相鄰的相應接地引脚，並且應在此引線結構中分配多個電源和接地引脚對。 這兩種特性都將大大降低電源和地面之間的回路電感，並有助於减少電源母線上的電壓瞬變，從而减少EMI公司。 由於習慣性原因，現時市場上的許多IC晶片並沒有完全遵循上述設計規則。 然而，IC設計者和製造商對這種設計方法的優勢有著深刻的理解，囙此IC製造商更傾向於設計和發佈新的IC晶片。 注意電源連接。
理想情况下，為每個訊號引脚分配一個相鄰的訊號回路引脚（如接地引脚）。 實際情況並非如此，即使是最前衛的IC製造商也沒有以這種管道分配IC晶片引脚，而是採用了其他折衷方法。 在BGA封裝中，一種有效的設計方法是在每組8個訊號引脚的中心設定一個訊號返回引脚。 在該引脚佈置中，每個訊號位於每個訊號和訊號返回路徑之間。 差异僅為一個引脚。 對於四平面封裝（QFP）或其他鷗翼型IC，將訊號返回路徑放置在訊號組的中心是不現實的。 即使如此，仍有必要確保每4到6個插腳放置一個訊號回路插腳。 應該注意的是，不同的IC工藝科技可能使用不同的訊號返回電壓。 一些IC使用接地引脚（如TTL設備）作為訊號返回路徑，而一些IC使用電源引脚（如大多數ECL設備）
