PCB科技 - 高速PCB設計分析

高速PCB 設計分析：如何檢查類比和信號完整性?

將印刷電路板與高速訊號放在一起，包括高速訊號的設計、組件和雜耍。 這些高速訊號為不必要的傳輸線創造了機會，對電路板造成嚴重損壞。 大多數混淆發生在PCB佈局本身。

瞭解佈局造成的損壞可以在鋪設電路板時獲得解決方案。 瞭解您正在應用的佈局科技是否是PCB設計中信號完整性分析的最佳實踐。 可以通過執行長筆分析或使用信號完整性類比工具來發現。 閱讀後，我會讓你决定什麼對你的電路板更有效。

1、信號完整性模擬工具不足

有了信號完整性類比工具，魔術變得令人困惑。 阻抗小算盘返回的阻抗計算不正確。 該計算與PCB設計規則中定義的資料堆疊和介電常數相衝突。 模擬器假設類比的返回路徑，囙此如果地平面中存在不連續性，則不包括在計算中。 3D場解算器返回計算出的差分對阻抗，該阻抗非常錯誤。

該工具非常簡單，不支持PCB佈局的一般選項，同時牢記設計規則。 這包括剛性彎曲的規則和類比。 其類比環境會產生無法理解的波形。 進一步的研究需要複雜的手動命令來評估常見操作。 其3D場解算器也是如此。 由於使用者介面沒有分析長電力軌跡的選項，囙此對電路板的佈局沒有信心實現高速信號完整性。

2、結果時間間隔的解釋

花費數小時分析類比工具的結果，以分析令人眼花繚亂的錯誤。 瀏覽選單需要細緻的工作。 時間通過阻抗小算盘衰减，表明使用了不正確的參數來計算軌跡阻抗。 花點時間發現模擬器使用的參數與PCB佈局的網絡規則不匹配。 誰會猜到？

如果平面資料的固有電容和介電常數沒有正確的參數，則計算的阻抗確實會减少高速訊號的反射和振鈴。

隱藏的環境异常（例如缺少鑽孔檔案）將導致模擬器失敗。 考慮到設定類比所需的大量PCB編輯器和設定，缺少鑽孔檔案可能會導致錯誤，並在設定過程中造成混亂。 這將導致對編輯器和設定選單中選擇的參數進行質詢和重新查詢。

在分析類比高速訊號以確保信號完整性的工具時，搜索幫助頁面和應用程序描述可能會浪費更多時間。 最後，得到的波形說明了模擬結果經常顯示垃圾。 如果沒有優雅的使用者介面來使用我指尖上的强大工具將它們正確地驅動到我的電路板上，那將是令人沮喪的。 歸根結底，誠信仍然是有爭議的。

識別和解决完整性的合格工具

如果工具中的阻抗小算盘使用 PCB設計 規則? 將工具埠資訊存儲在其總體設計規則中以計算阻抗，可確保從製造商處返回印刷電路板，並用正確的組件和佈局補充電路設計.

使用模擬器使用參數獲得PCB設計規則結果的置信度。 在工程師和佈局設計師解决信號完整性問題和解決方案的那些日子裏，獲得原理圖捕獲和PCB佈局期間顯示的波形的模擬結果將有助於建設性地改進設計。 它消除了執行分析的猜測，並應用了鉛筆冥想、等待PCB製造、然後驗證信號完整性的最佳實踐。

使用精確的波形分析

PCB層堆棧管理器中有一個阻抗公式編輯器。 通過下拉式功能表，可以在PCB佈局環境中輕鬆訪問層堆棧管理器。 阻抗公式編輯器包含所有拓撲的正確路由阻抗公式，包括嵌入式、雙連結和差分網絡微帶到帶狀線。 可以在編輯器中輕鬆訪問每個拓撲的默認公式。 這允許直接訪問每個拓撲的公式，以便在工具中進行修改。 或者，如果更方便，也可以通過査詢助手訪問和編輯阻抗公式。

4、通過層堆棧管理器輕鬆訪問阻抗公式編輯器

一旦反射和振鈴的阻抗被納入PCB佈局，就可以設定信號完整性模擬器來分析高速訊號行為。 模擬器接受設計者定義的訊號刺激。 PCB設計器還包括高速訊號網絡的參數特性，例如過沖和欠沖值、飛行時間和電力網絡限制。

這個 simulator uses these values to display the results in the waveform analysis window. 產生的波形顯示了信號完整性問題, 比如鈴聲, 反思, 串擾, 或由於以下原因導致高速線路上的電壓下降： PCB佈局 或濾波器離散特性. PCB設計ers可以調整阻抗以實現最大信號完整性，並繼續執行波形分析，直到設計無雜訊.