精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
隨著 高速DSP（數位信號處理器） 和周邊設備, designers of new products are facing an increasingly serious threat of electromagnetic interference (EMI). 早期, 發射和干擾問題被稱為 EMI或RFI（射頻干擾）. 現在改用更明確的詞“干擾相容性”. Electromagnetic compatibility (EMC) includes two aspects of the system's emission and sensitivity. 如果干擾不能完全消除, 必須儘量減少干擾. 如果DSP系統滿足以下3個條件, 該系統具有電磁相容性.
1、對系統本身無干擾。
2、對其他系統無干擾。
3、對其他系統的排放不敏感。
干擾的定義
當干擾能量導致接收器處於不希望的狀態時，就會產生干擾。 干擾的產生可以是直接的（通過導體、共阻抗耦合等），也可以是間接的（通過串擾或輻射耦合）。 電磁干擾是通過導體和輻射產生的。 許多電磁發射源，如燈、繼電器、直流電機和螢光燈，都會造成干擾。 交流電源線、互連電纜、金屬電纜和子系統的內部電路也可能輻射或接收不需要的訊號。 在高速數位電路中，時鐘電路通常是寬帶雜訊的最大來源。 在快速DSP中，這些電路可產生高達300MHz的諧波失真，應在系統中消除。 在數位電路中，最容易受到影響的是復位線、中斷線和控制線。
傳導電磁干擾
在電路中引起雜訊的最明顯且經常被忽視的途徑之一是通過導體。 穿過雜訊環境的導線可以拾取雜訊並將其發送到另一個電路以造成干擾。 設計者必須避免導線拾取雜訊，並在雜訊引起干擾之前使用解耦方法消除雜訊。 最常見的例子是雜訊通過電源線進入電路。 如果電源本身或與電源相連的其他電路是干擾源，則必須在電源線進入電路之前將其解耦。
輻射耦合
輻射耦合稱為串擾。 當電流流過導體以產生電磁場，並且電磁場在相鄰導體中誘導瞬態電流時，就會發生串擾。
共阻抗耦合
當來自兩個不同電路的電流流過一個共同阻抗時，就會發生共同阻抗耦合。 阻抗上的電壓降由兩個電路决定。 來自兩條電路的接地電流流過公共接地阻抗。 電路1的接地電位由接地電流2調節。 雜訊訊號或直流補償通過公共接地阻抗從電路2耦合到電路1。
輻射發射
輻射發射有兩種基本類型：差模（DM）和共模（CM）。 共模輻射或單極天線輻射是由意外電壓降引起的，這會使電路中的所有接地連接高於系統接地電位。 就電場大小而言，CM輻射比DM輻射更嚴重。 為了將CM輻射降至最低，必須採用真實的設計將共模電流降至零。
影響EMC的因素
電壓電源電壓越高，電壓幅值越大，發射越多，低電源電壓會影響靈敏度。
頻率高的頻率會產生更多的發射，而週期性訊號會產生更多的發射。 在高頻數位系統中，當設備切換時產生電流尖峰訊號； 在類比系統中，負載電流變化時會產生電流尖峰訊號。
對於電路設計來說，沒有什麼比可靠和完善的電力系統更重要的了。 在所有EMC問題中，主要問題是由於接地不當引起的。 有3種訊號接地管道：單點、多點和混合。 頻率低於1MHz時可採用單點接地管道，但不適用於高頻。 在高頻應用中，最好使用多點接地。 混合接地是一種低頻單點接地管道，高頻多點接地管道。 地線佈局至關重要。 高頻數位電路和低電平類比電路的接地回路不得混用。
電源去耦當設備打開和關閉時，電源線上會產生瞬態電流。 這些瞬態電流必須衰减並過濾掉。 來自高di/dt源的瞬態電流會產生接地和跟踪“發射”電壓。 高di/dt產生大範圍的高頻電流，激勵元件和電纜進行輻射。 流經導線的電流變化和電感將導致電壓降，通過减少電感或電流隨時間的變化，可以將電壓降降至最低。
印刷電路板設計-Proper printed circuit 板 (印刷電路板) wiring is essential to prevent EMI.
降低噪音的科技
有3種方法可以防止干擾：
1、抑制源排放。
2、使耦合路徑盡可能無效。
3、盡可能降低接收機對傳輸的靈敏度。
下麵介紹板級降噪科技。 板級降噪科技包括板結構、線排列和濾波。
板結構降噪科技包括：
*採用接地和電源板
*板面積應較大，以便為功率去耦提供低阻抗
*儘量減少表面導體
*數位、類比、接收器和發射器的單獨接地/電源電纜
*使用窄線（4至8密耳）新增高頻阻尼並减少電容耦合
*根據頻率和類型分離印刷電路板上的電路
*不要切割印刷電路板，切口附近的痕迹可能會導致不需要的回路
*使用多層板密封電源和地板層之間的痕迹
*避免大型開環板結構
*多點接地用於降低高頻接地阻抗
*保持接地引脚短於波長的1/20，以防止輻射，並確保低阻抗線路佈置。 降噪科技包括45。 而不是90。 縫合圈數，90。 轉動將新增電容，並導致傳輸線的特性阻抗發生變化
*保持相鄰激勵記錄道之間的距離大於記錄道的寬度，以最小化串擾
*時鐘訊號環路區域應盡可能小
*高速線和時鐘訊號線應短且直接連接
*靈敏記錄道不應與傳輸大電流快速開關訊號的記錄道平行
*無浮動數位輸入，以防止不必要的切換和雜訊產生
*避免在晶體振盪器和其他固有雜訊電路下留下電源痕迹
*相應的電源、接地、訊號和回路軌跡應平行，以消除雜訊
*保持時鐘線、匯流排和晶片使能與輸入/輸出線和連接器分離
*路由時鐘訊號正交輸入/輸出信號
*為了儘量減少串擾，記錄道應以直角交叉，地線應分散
*印刷電路板連接器連接至主機殼接地，從而提供遮罩，以防止電路邊界處的輻射
*保護關鍵跡線（使用4密耳到8密耳的跡線以最小化電感，線路靠近地板層，層間的夾層結構，保護層的每一側都有接地）
過濾科技包括：
*過濾電源線和所有進入印刷電路板的訊號
*在IC的每個點使用高頻低電感陶瓷電容器（14MHz為0.1UF，15MHz以上為0.01UF）進行去耦
*斷開設備導線處的電源/接地
*使用多級濾波來衰减多波段電源雜訊
*旁路類比電路的所有電源和參攷電壓引脚
*旁路快速切換裝置
其他降噪 設計科技 include:
*將晶體振盪器裝置嵌入電路板並接地
*使用串聯端接以最小化共振和透射反射。 負載和線路之間的阻抗不匹配將導致訊號部分反射。 反射包括暫態干擾和超調，會產生大量的電磁干擾
*將相鄰接地線靠近訊號線佈置，以更有效地防止電場出現
*將去耦線驅動器和接收器正確放置在靠近實際輸入/輸出介面的位置，這樣可以减少與印刷電路板上其他電路的耦合，並减少輻射和靈敏度
* Shield and twist the interfering leads to eliminate mutual coupling on the 印刷電路板
*在電感負載上使用箝比特二極體
*適當時添加遮罩
EMC是DSP系統設計中需要考慮的一個重要問題。 應採用適當的降噪科技，使DSP系統滿足EMC要求。
