PCB科技 - 多層PCB中的電源匯流排問題

電源匯流排是電磁干擾的問題之一. 有許多方法可以解决電磁干擾問題. 現代電磁干擾抑制方法包括：使用電磁干擾抑制塗層, 選擇合適的EMI抑制部件, 電磁干擾模擬設計. 本文討論了電力匯流排的問題 多層PCB

電源匯流排

在集成電路的電源引脚附近適當放置適當容量的電容器可以使集成電路輸出電壓跳變更快。 然而，問題並沒有就此結束。 由於電容器的頻率回應有限，這使得電容器無法產生在全頻段清潔驅動IC輸出所需的諧波功率。 此外，在電源母線上形成的瞬態電壓將在去耦路徑的電感器上形成壓降。 這些瞬態電壓是主要的共模EMI干擾源。 我們應該如何解决這些問題？

就我們電路板上的集成電路而言，集成電路周圍的功率層可以被視為一個優秀的高頻電容器，它可以收集離散電容器洩漏的部分能量，為清潔輸出提供高頻能量。 此外，良好功率層的電感應較小，囙此由電感合成的瞬態訊號也較小，從而减少共模電磁干擾。

當然, 電源層和IC電源引脚之間的連接必須盡可能短, 因為數位信號的上升沿越來越快, 最好將其直接連接到 PCB焊盤 IC電源引脚的位置. 這需要單獨討論.

為了控制共模電磁干擾，功率平面必須有助於解耦，並具有足够低的電感。 該功率平面必須是一對設計良好的功率平面。 有人可能會問，好到底有多好？ 問題的答案取決於電源的分層、層之間的資料和工作頻率（即，IC上升時間的函數）。 通常，功率層的間距為6mil，中間層為FR4資料，功率層每平方英寸的等效電容約為75pF。 顯然，層間距越小，電容越大。

上升時間為100到300 ps的器件並不多，但根據現時的集成電路發展速度，上升時間在100到300 ps範圍內的器件將占很大比例。 對於上升時間為100到300ps的電路，3mil層間距將不再適用於大多數應用。 當時，有必要使用層間距小於1密耳的分層科技，並用高介電常數的資料取代FR4介電材料。 現在，陶瓷和陶瓷塑膠可以滿足100到300 ps上升時間電路的設計要求。

儘管未來可能會使用新材料和新方法, 對於當今常見的1到3ns上升時間電路, 3到6mil層間距和FR4電介質資料, 它通常足以處理高端諧波，並使瞬態訊號足够低, 也就是說, 共模電磁干擾可以降低到非常低的水准. 這個 PCB分層堆疊設計 本文中給出的示例將假設層間距為3到6密耳.