PCB科技 - 信號完整性高速數位PCB分析模型

在 PCB設計方法 基於信號完整性的電腦分析, 最覈心的部分是建立PCB板級信號完整性模型, 這與傳統的設計方法不同.

SI模型的正確性將决定設計的正確性，SI模型的可構建性决定了這種設計方法的可行性。

4.1. PCB設計的SI模型

在電子設計中，有許多模型可用於PCB板級信號完整性分析。 最常用的3種是SPICE、IBIS和Verilog-A。

a、SPICE模型

香料是一種力量

l通用類比電路模擬器. 現時，SPICE模型已廣泛應用於電子設計中, 匯出了兩個主要版本：HSPICE和PSPICE. HSPICE主要用於積體電路設計, 而PSPICE主要用於PCB板和系統級設計.

SPICE模型由兩部分組成：模型方程和模型參數。 由於提供了模型方程，SPICE模型可以與模擬器的算灋緊密聯系，可以獲得更好的分析效率和分析結果。

當使用SPICE模型在 PCB板級, 積體電路設計者和製造商有必要提供集成電路I的SPICE模型的詳細和準確描述/O單元子電路和電晶體特性的製造參數. 因為這些資料通常屬於設計師和製造商的知識產權和機密, 只有少數電晶體製造商將在提供晶片產品的同時提供相應的SPICE型號.

SPICE模型的分析精度主要取決於模型參數的來源（即數據的準確性）和模型方程的適用範圍。 模型方程與各種數位模擬器的組合也可能影響分析的準確性。 此外，PCB板級SPICE模型有大量的模擬計算，分析相對耗時。

b、IBIS模型

IBIS模型最初由Intel Corporation開發，專業用於PCB板級和系統級數位信號完整性分析。 它現在由IBIS開放論壇管理，並已成為官方行業標準（EIA/ANSI 656-A）。

IBIS模型使用I/V和V/T錶的形式來描述數位積體電路I/O單元和引脚的特性。 由於IBIS模型不需要描述輸入/輸出單元的內部設計和電晶體製造參數，囙此受到電晶體製造商的歡迎和支持。 現在各大數位積體電路製造商在提供晶片的同時，都可以提供相應的IBIS型號。

IBIS模型的分析精度主要取決於I/V和V/T錶中數據點的數量以及數據的準確性。 由於基於IBIS模型的PCB板級模擬使用查錶計算，計算量很小，通常僅為相應SPICE模型的1/10到1/100。

c、Verilog AMS模型和VHDL-AMS模型

Verilog AMS和VHDL-AMS出現不到4年，它們是一種新標準。 作為硬體行為級建模語言，Verilog AMS和VHDL-AMS分別是Verilog和VHDL的超集，而Verilog-A是Verilog AMS的子集。

與SPICE和IBIS模型不同，在AMS語言中，由用戶編寫描述組件行為的方程。 與IBIS模型類似，AMS建模語言是一種獨立的模型格式，可用於許多不同類型的模擬工具。 AMS方程也可以在許多不同的級別上編寫：電晶體級別、輸入/輸出單元級別、輸入/輸出單元組等。

由於Verilog AMS和VHDL-AMS是新的標準，到目前為止，只有少數電晶體製造商可以提供AMS模型，並且支持AMS的模擬器比SPICE和IBIS更少。 然而，AMS模型在PCB板級信號完整性分析中的可行性和計算精度並不低於SPICE和IBIS模型。

4.2型號選擇

由於沒有統一的模型來完成所有PCB板級信號完整性分析, 在高速電機的設計中 數字印刷電路板 board, 為了最大限度地建立關鍵訊號和敏感訊號的傳輸模型，有必要將上述模型混合在一起.

對於離散無源元件，可以尋求製造商提供的SPICE模型，也可以直接建立簡化的SPICE模型，並通過實驗量測使用。

對於關鍵數位積體電路，必須尋求製造商提供的IBIS模型。 現時，大多數積體電路設計和製造商可以通過網站或其他方法提供所需的IBIS模型，同時提供晶片。

對於非關鍵集成電路，如果製造商的IBIS模型不可用，也可以根據晶片引脚的功能選擇類似或默認的IBIS模型。 當然，也可以通過實驗量測建立簡化的IBIS模型。

對於PCB板上的傳輸線，簡化的傳輸線SPICE模型可用於信號完整性預分析和空間求解分析，根據實際佈局設計，佈線後的分析需要使用完整的傳輸線SPICE模型。