PCB科技 - 基於信號完整性分析的高速數位PCB設計方法

介紹了一種高速數位信號的設計方法 印刷電路板板 基於信號完整性的電腦分析. 在本設計方法中, 這個 印刷電路板板-首先建立了所有高速數位信號的電平訊號傳輸模型, 然後通過對信號完整性的計算和分析，找到了設計的解空間, 最後 印刷電路板 基於解決方案空間完成. 電路板設計和驗證.

隨著集成電路輸出開關速度的提高和印刷電路板板密度的新增，信號完整性已成為高速數位印刷電路板設計中必須關注的問題之一。 元件和印刷電路板板的參數、元件在印刷電路板板上的佈局以及高速訊號的佈線等因素會導致信號完整性問題，導致系統運行不穩定甚至根本不運行。

如何在印刷電路板設計過程中充分考慮信號完整性因素，並採取有效的控制措施，已成為當今印刷電路板設計行業的熱門話題。 基於信號完整性電腦分析的高速數位印刷電路板板設計方法可以有效地實現印刷電路板設計的信號完整性。

1、信號完整性問題概述

信號完整性（SI）是指訊號在電路中以正確的定時和電壓響應的能力。 如果電路中的訊號能够以所需的定時、持續時間和電壓幅度到達IC，則電路具有更好的信號完整性。 相反，當訊號無法正常響應時，會出現信號完整性問題。 廣義而言，信號完整性問題主要表現在五個方面：延遲、反射、串擾、同步開關雜訊（SSN）和電磁相容性（EMI）。

延遲是指訊號在印刷電路板板的導線上以有限的速度傳輸，並且訊號從發送端發送到接收端，在此期間存在傳輸延遲。 訊號延遲將影響系統的定時。 在高速數位系統中，傳輸延遲主要取決於導線的長度和導線周圍介質的介電常數。

此外，當印刷電路板板上導線的特性阻抗（在高速數位系統中稱為傳輸線）與負載阻抗不匹配時，訊號到達接收端後，一部分能量將沿傳輸線反射回來，導致訊號波形失真，甚至發出過沖和欠沖訊號。 如果訊號在傳輸線上來回反射，將產生振鈴和振鈴振盪。

由於印刷電路板上任意兩個器件或導線之間都存在著互電容和互感，當導線上的一個器件或訊號發生變化時，其變化將通過互電容和互感影響其他器件或電感。 線，也就是串擾。 串擾强度取決於器件和導線的幾何尺寸和相互距離。

當許多數位信號 印刷電路板板 are switched synchronously (such as CPU data bus, 地址匯流排, 等.), 由於電源線和地線的阻抗, 會產生同步開關雜訊, 接地線上會發生地平面反彈. Noise (referred to as ground bomb). SSN和接地反彈的强度也取決於集成電路的IO特性, 電源層和接地層的阻抗 印刷電路板板, 以及 印刷電路板板.

此外，與其他電子設備一樣，印刷電路板也存在電磁相容性問題，這主要與印刷電路板板的佈局和佈線有關。

2.、傳統印刷電路板板設計方法

在 traditional 設計 process, 印刷電路板設計 consists of circuit 設計, 平面佈置設計, 印刷電路板 生產, 依次量測和調試步驟. 在電路設計階段, 由於缺乏有效的方法和手段對實際訊號的傳輸特性進行分析 印刷電路板板, 電路設計通常只能根據部件製造商和專家的建議以及以往的設計經驗進行. 因此, 對於新設計項目, 通常很難根據具體情況正確選擇訊號拓撲和元件參數等因素.

在 印刷電路板佈局 t 設計 stage, 也很難實时分析和評估 印刷電路板 部件佈局和訊號佈線, 囙此，佈局設計的質量更多地取決於設計師的經驗. 在 印刷電路板 生產階段, 由於每個 印刷電路板板 和部件製造商不完全一樣, 的參數 印刷電路板板 組件通常具有較大的公差範圍, 執行 印刷電路板板 更難控制.

在傳統的印刷電路板設計過程中，只有在生產完成後，才能通過儀器量測來判斷印刷電路板板的效能。 在印刷電路板板調試階段發現的問題必須在下一個印刷電路板板設計中進行修改。 但更困難的是，在以往的電路設計和版圖設計中，一些問題往往難以量化為參數。 囙此，對於更複雜的印刷電路板板，上述過程通常需要重複多次才能最終滿足設計要求。

可以看出，採用傳統的印刷電路板設計方法，產品開發週期較長，研發成本也相應較高。

3 印刷電路板設計 method based on signal integrity analysis

基於信號完整性電腦分析的印刷電路板設計過程如圖2所示。 與傳統的印刷電路板設計方法相比，基於信號完整性分析的設計方法具有以下特點：

在印刷電路板板設計之前，首先建立高速數位信號傳輸的信號完整性模型。

根據SI模型，對信號完整性問題進行了一系列的預分析，並根據模擬計算結果選擇合適的元件類型、參數和電路拓撲，作為電路設計的依據。

在電路設計過程中，將設計方案發送到SI模型進行信號完整性分析，並對元件和印刷電路板板參數的容差範圍、印刷電路板版圖設計中可能出現的拓撲結構和參數變化等因素進行計算和分析。 解決方案空間。

電路設計完成後，每個高速數位信號都應該有一個連續且可實現的解決方案空間。 也就是說，當印刷電路板和元件參數在一定範圍內變化時，印刷電路板板上元件的佈局和印刷電路板板上訊號線的佈線都有一定的靈活性，仍然可以保證信號完整性的要求。

在印刷電路板版圖設計開始之前，將獲得的每個訊號解空間的邊界值作為版圖設計的約束條件，作為印刷電路板版圖佈局和佈線的設計依據。

在印刷電路板佈局設計過程中，部分完成或完全完成的設計被發送回SI模型進行設計後信號完整性分析，以確認實際佈局設計是否滿足預期的信號完整性要求。 如果模擬結果不能滿足要求，則需要修改版圖設計甚至電路設計，這樣可以减少由於設計不當而導致產品故障的風險。

在 印刷電路板 設計 is completed, 這個 印刷電路板板 可以製作. 公差範圍 印刷電路板板 manufacturing 參數 should be within 這個 range of the solution space of the signal integrity analysis.

印刷電路板板製造完成後，使用儀器進行量測和調試，以驗證SI模型和SI分析的正確性，並以此作為校正模型的依據。

在正確的SI模型和分析方法的基礎上，通常可以在不需要或只需要對設計和生產進行幾次重複修改的情况下最終確定印刷電路板板，這可以縮短產品開發週期，降低開發成本。

4.、信號完整性分析模型

在基於信號完整性電腦分析的印刷電路板設計方法中，最覈心的部分是建立印刷電路板板級信號完整性模型，這與傳統的設計方法不同。

SI模型的正確性將决定設計的正確性，SI模型的可構建性决定了這種設計方法的可行性。

4.1. 印刷電路板設計的SI模型

在電子設計中，有許多模型可用於印刷電路板板級信號完整性分析。 其中3種最常用的是SPICE、IBIS和Verilog-A。

a、SPICE模型

SPICE是一種功能强大的通用類比電路模擬器。 現在，SPICE模型已廣泛應用於電子設計，並衍生出兩個主要版本：HSPICE公司和PSPICE。 HSPICE主要用於積體電路設計，而PSPICE主要用於印刷電路板板和系統級設計。

SPICE模型由兩部分組成：模型方程和模型參數。 由於提供了模型方程，SPICE模型可以與模擬器的算灋緊密聯系，可以獲得更好的分析效率和分析結果。

當使用SPICE模型在印刷電路板板級執行SI分析時，積體電路設計者和製造商有必要提供集成電路輸入/輸出單元子電路的SPICE模型以及電晶體特性的製造參數的詳細和準確描述。 由於這些資料通常屬於設計師和製造商的知識產權和機密，只有少數電晶體製造商會在提供晶片產品的同時提供相應的SPICE模型。

SPICE模型的分析精度主要取決於模型參數的來源（即數據的準確性）和模型方程的適用範圍。 模型方程與各種數位模擬器的組合也可能影響分析的準確性。 此外，印刷電路板板級SPICE模型有大量的模擬計算，分析比較耗時。

b、IBIS模型

IBIS模型最初由Intel Corporation開發，專業用於印刷電路板板級和系統級數位信號完整性分析。 現在由IBIS開放論壇管理，並已成為官方行業標準（EIA/ANSI 656-A）。

IBIS模型使用I/V和V/T錶的形式來描述數位積體電路I/O單元和引脚的特性。 由於IBIS模型不需要描述輸入/輸出單元的內部設計和電晶體製造參數，囙此受到電晶體製造商的歡迎和支持。 現在各大數位積體電路製造商在提供晶片的同時，都可以提供相應的IBIS型號。

IBIS模型的分析精度主要取決於I/V和V/T錶中數據點的數量以及數據的準確性。 由於基於IBIS模型的印刷電路板板級模擬使用查錶計算，囙此計算量很小，通常僅為相應SPICE模型的1/10到1/100。

c、Verilog AMS模型和VHDL-AMS模型

Verilog AMS和VHDL-AMS出現不到4年，它們是一種新標準。 作為硬體行為級建模語言，Verilog AMS和VHDL-AMS分別是Verilog和VHDL的超集，而Verilog-A是Verilog AMS的子集。

與SPICE和IBIS模型不同，在AMS語言中，由用戶編寫描述組件行為的方程。 與IBIS模型類似，AMS建模語言是一種獨立的模型格式，可用於許多不同類型的模擬工具。 AMS方程也可以在許多不同的級別上編寫：電晶體級別、輸入/輸出單元級別、輸入/輸出單元組等。

由於Verilog AMS和VHDL-AMS是新的標準，到目前為止，只有少數電晶體製造商能够提供AMS模型，能够支持AMS的模擬器也比SPICE和IBIS少。 然而，AMS模型在印刷電路板板級信號完整性分析中的可行性和計算精度並不亞於SPICE和IBIS模型。

4.2型號選擇

由於沒有統一的模型來完成所有印刷電路板板級的信號完整性分析，在高速數位印刷電路板板的設計中，有必要將上述模型進行混合，以最大程度地建立關鍵訊號和敏感訊號的傳輸模型。

對於分立無源元件，可以尋求製造商提供的SPICE模型，也可以通過實驗量測直接建立和使用簡化的SPICE模型。

對於關鍵數位積體電路，必須尋求製造商提供的IBIS型號。 現時，大多數積體電路設計者和製造商可以在通過網站或其他管道提供晶片的同時，提供所需的IBIS模型。

對於非關鍵集成電路，如果製造商的IBIS型號不可用，也可以根據晶片引脚的功能選擇類似或默認的IBIS型號。 當然，也可以通過實驗量測建立簡化的IBIS模型。

對於印刷電路板板上的傳輸線，簡化的傳輸線SPICE模型可用於信號完整性預分析和空間求解分析，佈線後需要根據實際佈局設計使用完整的傳輸線SPICE模型進行分析。

5、設計方法與現有EDA軟件的結合

現時，印刷電路板設計行業還沒有集成EDA軟件來完成上述設計方法，囙此必須通過一些通用軟體工具的結合來實現。

使用通用SPICE軟件（如PSPICE、HSPICE等）為印刷電路板上的分立元件、無源元件和傳輸線建立SPICE模型，並進行調試和驗證。

將已獲得的各種元件和傳輸線的SPICE/IBIS模型添加到通用信號完整性分析軟體中，如SPECCTRAQuest、HyperLynx公司、Tau公司、IS\U Analyzer等，建立印刷電路板板上訊號的SI分析模型，並進行信號完整性分析和性計算。

使用SI分析軟體附帶的資料庫功能，或使用其他通用資料庫軟件，進一步排序和分析類比操作的結果，並蒐索理想的解決方案空間。

以解空間的邊界值為印刷電路板電路設計的基礎，以版圖設計的約束條件，使用OrCAD、Protel公司、墊、權力印刷電路板、Allegro和Mentor等通用印刷電路板設計EDA軟件完成印刷電路板電路設計和版圖設計。

在 印刷電路板佈局 t 設計完成, the parameters of the actual design circuit (such as topology, 長, 間距, 等.) can be extracted automatically or manually through the above 平面佈置設計 software, 並送回以前的信號完整性分析軟體進行接線. SI分析，以驗證實際設計是否滿足解決方案空間的要求.

在 印刷電路板 board 已製造, 通過實驗儀器的量測，可以驗證各個模型和模擬計算的正確性.

本文摘要：

This 設計方法 has strong practical significance for the design and development of high-speed digital 印刷電路板板 s, 不僅可以有效提高產品設計的效能, 而且還可以大大縮短產品開發週期，降低開發成本. 可以預見，隨著信號完整性分析模型和計算分析算灋的不斷改進和完善,印刷電路板 設計方法s based on signal integrity computer analysis will be increasingly used in the design of electronic products.