PCB科技 - CPLD的PCB設計電源管理架構

像 電路板 設計變得更加複雜, 他們開始提升現有硬體的效能/電源管理架構的局限性. 現時最常用的有四種 電路板 管理架構. 儘管所有這些都可以用於支持這些複雜的設計, 他們或多或少需要在設計可擴展性方面做出讓步或妥協, 工作量, 或成本.

最近，出現了第五種電路板管理架構，它可以提供現時最高的效能、安全性和靈活性，同時大大减少設計工作量和施工成本。 本文將討論這種新架構，重點討論它提供的電源管理功能。

概述

我們通常劃分 電路板 into two functional modules (Figure 1)-load management (Payload Management) and hardware management (Hardware Management). 對於大多數人 電路板s, 負荷函數占整個系統的80%-90% PCB面積 (data/控制層和/or processor). 剩下的10%-20%是硬體管理部分, 用於執行硬體級監控/控制或內務管理.

直到最近，出現了一種全新的去中心化架構，它比其他架構更具可擴展性，並且可以以更低的BOM成本實現。 為了便於理解分佈式架構的優勢，我們首先討論了如何構建四種最常用的硬體管理架構（圖2-5）的電源管理功能，然後進一步探討了分佈式架構。

基於控制PLD的電源管理架構比較

基於可程式設計邏輯器件的電源管理和內務管理，在該架構中，電源管理功能被添加到車載控制可程式設計邏輯器件（CPLD）中。 複雜可程式設計邏輯器件監測每個DC-DC轉換器的輸入功率和“功率良好”訊號。 使用複雜可程式設計邏輯器件（CPLD）實現定時算灋，以生成“啟用”訊號，為負載電路通電，以避免損壞或邏輯錯誤。 可程式設計邏輯器件還可以生成邏輯訊號，如復位和功率良好訊號，以確保負載組件可以在通電時開始工作或在斷電時停止。 它還負責生成序列，以便在發生電源故障或檢測到故障時安全地禁用電源。 PLD易於支持面向事件的解決方案，可以為不同的故障組合提供單獨的響應。

基於CPLD的硬體管理系統可以實現電源管理和內務管理功能

對於這種類型的設計，所有功率序列、保護和控制功能都使用複雜可程式設計邏輯器件實現，通常用VHDL或Verilog編寫。

優勢：

–低成本

-直觀的架構使複雜可程式設計邏輯器件的時序邏輯易於調整以適應新的應用

–使用設計環境（常用的Verilog）來實現設計

–面向事件的架構可以靈活地對各種故障做出不同的響應

缺點：

–由於每個電源需要2個訊號通道，囙此更大、更複雜的設計開始面臨更多複雜可程式設計邏輯器件輸入/輸出埠和電路板擁塞的挑戰

–電源良好檢測不準確（通常為8%至20%的錯誤率），並且有無法監測電源電壓的趨勢，導致可靠性降低

–添加自動量測功能（監測實際電源電壓，而不是電源良好訊號），必須添加A/D轉換器，這新增了電路板的成本和複雜性

–需要一名板級工程師（具有數位電路經驗）來構建所需的功能。 在許多情况下，這類工程師不是電源專家

使用電源管理IC設定電源管理，使用CPLD進行內務管理

在這種功能分離的架構中，電源管理IC負責監測和排序電路板的DC-DC轉換器。 由於電源管理IC可以直接監測電源電壓，囙此它還可以執行微調和邊緣化功能。 可程式設計邏輯器件使用電源的電源良好狀態來生成必要的控制、狀態和內務處理訊號。

這些設計通常使用基於GUI的配寘工具來定義電源管理IC功能，而CPLD邏輯是使用VHDL或Verilog定義的。

優勢：

–减少CPLD I/O的數量，因為–Enable–Enable–功能可以由電源管理IC執行

–電路板空間更大，可以實現更簡化的佈局和更少的PCB層

–通過直接監測電源電壓，電源管理IC可以獲得更準確的整體系統健康資訊，提高系統穩定性

缺點：

–電源管理IC新增了BOM成本，尤其是當需要多個組件時

–該架構可以提供面向事件的響應，但如果部署了兩個以上的電源管理IC，則會新增設計複雜性

–為更複雜的設計調整序列將變得更加困難，尤其是當涉及到為多個電源管理IC劃分功能時

–由於設計過程必須使用多種工具（GUI+VHDL/Verilog），囙此可能需要多名工程師，這將新增設計風險

使用複雜可程式設計邏輯器件實現內務管理，PMBus實現基於MCU的電源管理功能。 該架構使用微控制器（MCU）來控制數位控制負載點（DPOL）的功率序列。 MCU使用電源管理匯流排（PMBus）來管理DPOL PMBus是一種基於I2C匯流排的雙線通信協議。 複雜可程式設計邏輯器件負責車載內務管理功能，並通過類比控制介面（APOL）控制任何負載點直流-直流變換器。 為了簡化軟體設計，大多數基於MCU的電源管理設計採用時間序列方案。

基於軟件的電源管理還有另一個潜在缺點，即需要更長的故障回應時間（通常為10到15毫秒，而複雜可程式設計邏輯器件的回應時間為微秒）。 對於需要更快回應時間（或面向事件的序列）的某些故障，可以添加複雜可程式設計邏輯器件作為第二種保護措施。

基於軟件的電源管理的實現需要VHDL或Verilog用於MCU軟件和CPLD設計。

優勢：

–設計很容易調整（僅適用於基於時間的序列）

–豐富的軟體發展工具使基於MCU的解決方案更快、更方便調試。

–陞級固件以快速更改設計

–簡化PCB設計DPOL周圍的佈線更加多餘

缺點：

–更昂貴的物料清單成本

–很難根據面向事件的序列需求調整設計

–需要多種設計工具（Verilog/VHDL+軟件）

總結

隨著設計複雜性的新增 PCB級系統, 硬體管理系統在設計工作量和BOM成本中所占比例越來越大. 使用複雜可程式設計邏輯器件和POL電源實現部分或全部管理功能可以緩解上述趨勢帶來的困難, 但此時，成本已成為一個絆腳石. 現在, 分佈式硬體管理架構可用, 可程式設計邏輯器件可以通過3線串列連結連接到低成本傳感元件. 除了降低設計複雜性之外, PCB空間要求, 和BOM成本, 該架構也可以使用各種類比和數位工程師的工具構建.