如何連接PCB鍵訊號

2021-10-24

Author：Downs

在 PCB佈線 規則, 有一個“關鍵訊號線優先”原則, 那就是, 電源, 類比信號, 高速訊號, 時鐘訊號, 差動訊號和同步訊號以及其他關鍵訊號優先. 下一個, 我們不妨詳細瞭解這些關鍵訊號的佈線要求.

如何連接PCB鍵訊號

類比信號接線要求

類比信號的主要特點是抗干擾能力差，接線時主要考慮類比信號的保護。

類比信號的處理主要體現在以下幾點：

1、為了提高其抗干擾能力，接線應盡可能短。

2、一些類比信號可以放弃阻抗控制要求，接線可以適當加厚。

3、限制佈線區域，儘量在類比區域完成佈線，遠離數位信號。

高速PCB 訊號佈線要求

1、多層佈線

高速訊號佈線電路往往具有高集成度和高佈線密度。使用多層板不僅是佈線的必要條件，也是减少干擾的有效手段。合理選擇層數可以大大减小印製板的尺寸，並可以充分利用中間層設定遮罩，從而可以更好地實現就近接地，可以有效降低寄生電感，可以有效縮短訊號傳輸長度，可以大大减少訊號交叉干擾等。

2、鉛彎曲越少越好

電路板

高速電路設備引脚之間的導線彎曲越小越好。高速訊號佈線電路的引線最好採用全直線，需要轉動。它可以通過45°折線或圓弧旋轉。該要求僅用於提高低頻電路中鋁箔的固定强度，而在高速電路中，它可以滿足該要求。一個要求可以减少高速訊號的外部發射和相互耦合，並减少訊號輻射和反射。

領先越短越好

高速訊號佈線電路設備引脚之間的引線越短越好。引線越長，分佈電感和分佈電容越大，這將對系統高頻訊號的通過產生很大影響。同時，它還將改變電路的特性阻抗，導致系統反射和振盪。

4、鉛層之間的交替越少越好

高速電路器件引脚之間交替的引線層越少越好。所謂“引線的層間交替越少越好”意味著組件連接過程中使用的過孔越少越好。據量測，一個通孔可以產生約0.5pf的分佈電容，導致電路延遲顯著增加，减少通孔數量可以顯著提高速度。

5、注意平行交叉干擾

高速訊號佈線應注意訊號線緊密平行佈線引起的“交叉干擾”。如果無法避免並行分佈，則可以在並行訊號線的另一側佈置大面積的“地”，以大大减少干擾。

6、避開樹枝和樹樁

高速訊號佈線應儘量避免分支或形成樹樁（短截線）。樹樁對阻抗有很大影響，會引起訊號反射和超調，囙此在設計時通常應避免樹樁和樹枝。使用菊花鏈佈線將减少對訊號的影響。

如何連接PCB鍵訊號

7、儘量走到訊號線的內層

表面的高頻訊號線容易產生較大的電磁輻射，也容易受到外部電磁輻射或因素的干擾。在電源和地線之間連接高頻訊號線，電源和底層產生的輻射將被電磁波吸收。

時鐘訊號佈線要求

在數位電路設計中，時鐘訊號是在高狀態和低狀態之間振盪的訊號，它决定了電路的效能。時鐘電路在數位電路中佔有重要地位，同時也是電磁輻射的主要來源。在PCB佈局時，時鐘處理方法也需要特別注意。時鐘樹在開始時被闡明，各種時鐘之間的關係也被闡明，這樣在佈線時可以更好地處理。此外，時鐘訊號通常是EMC設計中的一個難點，應特別注意需要EMC測試名額的項目。

除了傳統的阻抗控制和時鐘線的等長要求外，還需要注意以下問題：

1.嘗試為時鐘訊號選擇最佳佈線層。

2、儘量不要跨越時鐘訊號的分區，更不用說沿分區區域佈線。

3、注意時鐘訊號與其他訊號的距離，至少3W。

4、對於有EMC要求的設計，當線路較長時，應儘量選擇內層佈線。

5、注意時鐘訊號的端接匹配。

6、不要使用菊花鏈結構來傳輸時鐘訊號，而是使用星形結構，即所有時鐘負載直接連接到時鐘功率驅動器。

7、連接到晶體振盪器輸入/輸出端子的所有導線應盡可能短，以减少雜訊干擾和分佈電容對晶體振盪器的影響。

8、晶體電容器地線應盡可能用最寬最短的導線連接到裝置上；最靠近晶體振盪器的數位接地引脚應儘量減少過孔。

在數位電路中，通常的時鐘訊號是具有快速邊緣變化和高外部串擾的訊號。囙此，在設計中，時鐘線應被地線包圍，並應使用地線來减少分佈電容，從而减少串擾；對於高頻訊號時鐘，儘量使用低壓時鐘訊號並包裹接地模式，並注意接地。孔完整性。

差分訊號接線要求

差分訊號，其中一些也稱為差分訊號，使用兩個極性相反的完全相同的訊號來傳輸一個數據，決策取決於兩個訊號的電平差。為了確保兩個訊號完全相同，佈線時必須保持平行，並且線寬和行距保持不變。