隨著 PCB半加性科技, 軌跡寬度可以减少一半至1.25密耳, 囙此,電路組裝密度可以最大化. 根據EETimes網站上的一篇報導, 這個 current continuous advancement of integrated circuits has shifted from the semiconductor IC lithography process (Lithography) to the PCB process in the past.
現時行業中最常用的減法PCB工藝,佈線寬度的最小公差可以在0.5mil以內。 分析人士指出,對於佈線寬度超過3密耳且訊號邊緣率相對較低的佈線,儘管0.5密耳的變化值不明顯,但它對較薄佈線的阻抗控制有顯著影響。
首先, the PCB製造 該工藝基本上用含銅基材覆蓋一側或兩側, 這就是所謂的覈心. 每個製造商生產的基板上使用的銅基板資料和厚度不同, 囙此絕緣和機械特性也不同.
在按壓銅箔和基板資料以形成基板後,在暴露之前開始用防腐劑覆蓋基板,然後在酸浴中蝕刻未暴露的防腐劑和銅以形成佈線。 該方法的目的是使佈線形成矩形截面,但在酸浴過程中,不僅垂直銅會被腐蝕,而且部分水准佈線壁也會溶解。
嚴格控制下的減法允許佈線形成幾乎25到45度的梯形橫截面,但如果控制不當,將導致佈線的上半部分過度蝕刻,導致頂部窄而底部厚。 如果將蝕刻佈線的高度與被腐蝕佈線上半部分的深度進行比較,則將獲得所謂的蝕刻係數。 該值越大,佈線截面越矩形。
一旦佈線可以是矩形,這意味著其阻抗(阻抗)更可預測,並且可以以幾乎垂直的角度重複,這意味著電路組裝密度可以達到最高。 從信號完整性的角度來看,PCB複製板的製造成品率也可以提高。
實現這一結果的方法是半加性的。 該方法的基板用2或3微米(µm)的較薄銅箔層壓,然後鑽通孔並用化學鍍銅覆蓋。
然後,在特定的暴露範圍內添加防腐劑,以形成所需的接線。 在暴露區域堆疊後,蝕刻剩餘的銅。 囙此,該方法基本上與減法相反。 與使用化學原理的減法相比,部分加法佈線基本上使用光刻。 囙此,後者形成的佈線寬度更符合原始設計。
在極其嚴格的公差下, 其佈線寬度可以保持在1級.25密耳,具有一定程度的阻抗控制. 通過實際測量, 結果發現,整個系統測得的阻抗變化 PCB複製板 將不超過0.5歐姆, 這是減法的五分之一.
分析指出,為了滿足高速數位系統和微波應用的要求,精確的阻抗控制是必不可少的,也可以通過部分加法來實現。 此外,它可以實現幾乎垂直的佈線設計特性,從而最大限度地提高電路組裝密度。