PCB科技 - PCB加成法可以將佈線寬度减半

隨著PCB半加成科技的出現，跡線寬度可以减半，達到1.25密耳，從而可以最大限度地提高電路組裝密度。 根據EETimes網站的一篇報導，現時集成電路的持續發展已經從過去的電晶體IC光刻工藝（lithography）轉向了PCB工藝。

現時行業中最常用的減法PCB工藝，佈線寬度的最小公差可以在0.5mil以內。 分析人士指出，對於那些佈線寬度超過3密耳且訊號邊緣率相對較低的佈線，雖然0.5密耳的變化值不明顯，但對較薄佈線的阻抗控制有顯著影響。

首先，PCB制造技術基本上是用含銅的基板資料覆蓋一面或兩面，即所謂的芯。 每個製造商生產的基板上使用的銅基板資料和厚度不同，囙此絕緣和機械特性也不同。

將銅箔和基板資料壓制成基板後，在暴露前開始用防腐劑覆蓋基板，然後在酸浴中蝕刻未暴露的防腐劑和銅形成佈線。這種方法的目的是讓佈線形成矩形截面，但在酸浴過程中，不僅垂直的銅會被腐蝕，部分水准佈線壁也會被溶解。

嚴格控制下的減法方法允許佈線形成幾乎25至45度的梯形橫截面，但如果控制不當，會導致佈線的上半部分被過度蝕刻，導致頂部狹窄，底部較厚。 如果將蝕刻佈線的高度與被侵蝕的佈線上半部分的深度進行比較，則將獲得所謂的蝕刻因數。 值越大，接線部分越矩形。

一旦佈線可以是矩形的，就意味著其阻抗（impedance）更可預測，並且可以以幾乎垂直的角度重複，這意味著電路組裝密度可以達到最高。 從信號完整性的角度來看，PCB抄板的製造良率也可以提高。

可以實現這一結果的相同方法是半加性。 該方法的基板與2或3微米（µm）的較薄銅箔層壓，然後鑽出通孔並覆蓋無電鍍銅。

然後，在特定範圍內加入防腐劑進行暴露，以形成所需的佈線。在暴露區域堆疊後，對剩餘的銅進行蝕刻。 囙此，這種方法基本上與減法相反。 與使用化學原理的减成法相比，部分加成法佈線基本上使用光刻技術。 囙此，後者形成的佈線寬度更符合原始設計。

在極其嚴格的公差下，其佈線寬度可以保持在1.25mils的水准，並具有一定的阻抗控制水准。 通過實際測量發現，整個PCB抄板測得的阻抗變化不會超過0.5歐姆，是減法法的五分之一。

分析指出，精確的阻抗控制對於滿足高速數位系統和微波應用的要求是必不可少的，這也可以通過部分加法來實現。 此外，它可以實現幾乎垂直的佈線設計特性，從而最大限度地提高電路組裝密度。