精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
隨著一輪藍牙設備、手機以及3G和4G時代的到來，工程師們越來越關注射頻電路的設計技巧。 射頻（RF）電路板設計通常被描述為“黑藝術”，因為理論上仍然存在許多不確定性，但這種觀點只是部分正確的。 射頻電路板設計也有許多可以遵循的準則和不應忽視的規則。
然而，在實際設計中，真正的實用技能是，當由於各種設計約束而無法準確實施這些指導方針和規則時，如何折衷這些指導原則和規則。 當然，有許多重要的射頻設計主題值得討論，包括阻抗和阻抗匹配、絕緣層資料和層壓板、波長和駐波，這些都對手機的EMC和EMI有很大影響。 以下總結了在設計手機PCB射頻佈局時必須滿足的條件：
1.1盡可能隔離高功率射頻放大器（HPA）和低雜訊放大器（LNA）。 簡而言之，使高功率RF發射電路遠離低功率RF接收電路。 手機有很多功能和組件，但PCB空間很小。 同時，考慮到佈線設計過程的最高限制，所有這些對設計技能的要求都相對較高。 此時，可能需要設計四到六層PCB，使其交替工作，而不是同時工作。 高功率電路有時還可以包括RF緩衝器和壓控振盪器（VCO）。 確保PCB上的高功率區域至少有一整片焊盤。 最好上面沒有過孔。當然，銅片越多越好。 敏感的類比信號應盡可能遠離高速數位信號和RF訊號。
1.2設計分區可分為物理分區和電力分區。 物理分區主要涉及組件的佈局、定向和遮罩； 電力分區可進一步分為配電分區、射頻佈線分區、敏感電路和訊號分區、接地分區等。
1.2.1我們討論物理分區。 元件佈局是實現卓越射頻設計的關鍵。 最有效的科技是首先將組件固定在射頻路徑上並調整其方向，以最小化射頻路徑的長度，使輸入遠離輸出，並盡可能將高功率電路和低功率電路分開。
最有效的電路板堆疊方法是將主接地（主接地）佈置在表層以下的第二層，並盡可能地在表層上走射頻線。 最小化射頻路徑上的過孔尺寸不僅可以降低路徑電感，還可以减少主接地上的假焊點，並减少射頻能量洩漏到層壓板中其他區域的機會。 在物理空間中，諸如多級放大器之類的線性電路通常足以將多個RF區域彼此隔離，但是雙工器、混頻器和if放大器/混頻器總是具有多個RF/if訊號相互干擾，囙此必須小心地將這種影響最小化。
1.2.2射頻和中頻的路由應盡可能交叉，並盡可能用一塊土地隔開。 正確的射頻路徑對整個PCB的效能非常重要，這就是為什麼在手機PCB的設計中，元件佈局通常佔據大部分時間的原因。 在手機PCB的設計中，通常可以將低雜訊放大器電路放在PCB的一側，將高功率放大器放在另一側，最後通過雙工器連接到同一側的射頻端和基帶處理器端的天線上。 需要一些技能來確保通孔不會將射頻能量從板的一側轉移到另一側。 常見的科技是在兩側使用盲孔。 通孔的不利影響可以通過將通孔佈置在PCB兩側都沒有RF干擾的區域中而最小化。 有時不可能確保多個電路塊之間的充分隔離。 在這種情況下，必須考慮使用金屬遮罩來遮罩RF區域中的RF能量。 金屬護罩必須焊接在地面上，並與部件保持適當的距離。 囙此，它需要佔用寶貴的PCB空間。 盡可能確保防護罩的完整性是非常重要的。 進入金屬遮罩的數位信號線應盡可能穿過內層，佈線層下方的PCB層就是該層。 射頻訊號線可以從金屬遮罩底部的小間隙和接地間隙的佈線層引出，但應盡可能在間隙周圍分佈更多的接地，不同層的接地可以通過多個過孔連接在一起。
1.2.3適當有效的晶片功率去耦也非常重要。 許多與線性線路集成的RF晶片對電源雜訊非常敏感。 通常，每個晶片最多需要四個電容器和一個隔離電感器，以確保所有電源雜訊都被過濾掉。 集成電路或放大器通常具有開漏輸出，囙此需要上拉電感器來提供高阻抗RF負載和低阻抗DC電源。 同樣的原理也適用於在電感器端對電源進行去耦。 有些晶片需要多個電源才能工作，所以你可能需要兩到三組電容器和電感器來分別解耦。 電感器很少並聯在一起，因為它會形成一個空心變壓器，並相互感應干擾訊號，囙此它們之間的距離應該至少等於其中一個設備的高度，或者以直角排列，以最大限度地减少互感。
1.2.4電力分區的原則與物理分區的原則基本相同，但也包括一些其他因素。 手機的某些部件採用不同的工作電壓，並由軟件控制，以延長電池的使用壽命。 這意味著手機需要運行多個電源，這給隔離帶來了更多問題。 電源通常從連接器引入並立即去耦，以過濾掉電路板外部的任何譟音，然後在通過一組開關或調節器後進行分配。 手機PCB上大多數電路的直流電流都很小，所以佈線寬度通常不是問題。 然而，對於高功率放大器的電源，必須單獨佈線盡可能寬的大電流線，以最大限度地减少傳輸電壓降。 為了避免過多的電流損失，需要使用多個過孔將電流從一層傳輸到另一層。 此外，如果不能在大功率放大器的電源引脚端完全解耦，那麼大功率雜訊就會輻射到整個電路板，並帶來各種問題。 高功率放大器的接地非常重要，通常需要為其設計金屬遮罩。在大多數情况下，確保RF輸出遠離RF輸入也是至關重要的。 這也適用於放大器、緩衝器和濾波器。 在最壞的情况下，如果放大器和緩衝器的輸出以適當的相位和幅度迴響到它們的輸入，它們可能會產生自激振盪。 充其量，它們將能够在任何溫度和電壓下穩定運行。 事實上，它們可能變得不穩定，並將雜訊和互調訊號添加到RF訊號中。 如果RF訊號線必須從濾波器的輸入端回繞到輸出端，這可能會嚴重損壞濾波器的帶通特性。 為了很好地隔離輸入和輸出，必須在濾波器周圍佈置一圈接地，然後在濾波器的下部區域佈置一塊接地，並與濾波器周圍的主接地相連。 這也是保持需要通過濾波器的訊號線盡可能遠離濾波器引脚的好方法。
此外，整個板上所有部件的接地都應該非常小心，否則會引入耦合通道。 有時可以選擇單端或平衡的RF訊號線。 交叉干擾和EMC/EMI的原理也適用於此。 如果正確佈線，平衡RF訊號線可以减少雜訊和交叉干擾，但它們的阻抗通常相對較高，並且可能很難保持合理的線寬來獲得阻抗匹配的信號源、佈線和負載。 緩衝器可以用來提高隔離效果，因為它可以將相同的訊號分成兩部分並驅動不同的電路。 特別地，本地振盪器可能需要緩衝器來驅動多個混頻器。 當混頻器在射頻頻率下達到共模隔離狀態時，它將無法正常工作。 緩衝器可以很好地隔離不同頻率下的阻抗變化，使電路不會相互干擾。 緩衝區對設計很有幫助。 它們可以緊密地跟隨要驅動的電路，囙此大功率輸出線路非常短。 由於緩衝器的輸入信號電平相對較低，它們不容易對板上的其他電路造成干擾。 壓控振盪器（VCO）可以將變化的電壓轉換為變化的頻率，用於高速通道切換，但它們也可以將控制電壓上的跟踪雜訊轉換為小的頻率變化，從而為RF訊號添加雜訊。
1.2.5為了確保雜訊不會新增，必須考慮以下幾個方面：首先，控制線的預期頻寬可能在DC到2MHz之間，通過濾波幾乎不可能去除這種寬帶雜訊； 其次，VCO控制線通常是控制頻率的迴響回路的一部分。 它可能會在許多地方引入譟音。 囙此，必須非常小心地處理VCO控制線路。 確保射頻接線下方的接地牢固，所有部件都牢固連接到主接地，並與可能產生譟音的其他接線隔離。 此外，為了確保VCO的電源已經完全去耦，因為VCO的RF輸出通常是相對較高的電平，VCO輸出信號很容易干擾其他電路，囙此必須特別注意VCO。 事實上，VCO通常被放置在RF區域的末端，有時它需要一個金屬遮罩。 諧振電路（一個用於發射器，另一個用於接收器）與VCO有關，但它也有自己的特性。 簡言之，諧振電路是具有電容二極體的並聯諧振電路，這有助於設定VCO工作頻率並將語音或數據調製到RF訊號。 所有VCO的設計原理也適用於諧振電路。 因為諧振電路包含相當多的元件，在板上有很寬的分佈區域，並且通常在高RF頻率下工作，所以諧振電路通常對雜訊非常敏感。 訊號通常佈置在晶片的相鄰引脚上，但這些訊號引脚需要與相對較大的電感器和電容器配合才能工作，這反過來又要求這些電感器的位置必須接近，並連接回對雜訊敏感的控制回路。 要做到這一點並不容易。
自動增益控制（AGC）放大器也是一個容易的問題。 在發射和接收電路中都將有AGC放大器。 AGC放大器通常可以有效地濾除雜訊。 然而，由於行动电话具有處理發射和接收信號強度快速變化的能力，AGC電路被要求具有相當寬的頻寬，這使得一些關鍵電路中的AGC放大器很容易引入雜訊。 AGC電路的設計必須符合良好的類比電路設計科技，這與運算放大器的短輸入引脚和短迴響路徑有關，兩者都必須遠離RF、if或高速數位信號路由。 同樣，良好的接地也是必不可少的，晶片的電源必須很好地去耦。 如果有必要在輸入或輸出處畫一條長線，最好在輸出處畫。 通常，輸出的阻抗要低得多，並且不容易引起雜訊。 通常，信號電平越高，就越容易將雜訊引入其他電路。 在所有的PCB設計中，讓數位電路盡可能遠離類比電路是一個通用原則，這也適用於RF PCB設計。 公共類比接地和用於遮罩和分離訊號線的接地通常同樣重要。 囙此，在設計的早期階段，仔細規劃、全面的組件佈局和徹底的佈局*估計是非常重要的。 類似地，射頻線應該遠離類比線和一些關鍵的數位信號。 所有射頻佈線、焊盤和組件應盡可能填充接地銅，並盡可能與主接地連接。 如果射頻路由必須穿過訊號線，請嘗試沿射頻路由鋪設一層與主接地相連的接地層。 如果不可能，請確保它們交叉，這樣可以最大限度地减少電容耦合。 同時，在每條射頻線路周圍盡可能多地分佈接地，並將其連接到主接地。 此外，最小化平行RF路由之間的距離可以最小化電感耦合。 當將實心的整個接地板直接放置在表面層下方的第一層上時，隔離效果最好，儘管在謹慎設計時也可以使用其他方法。 在PCB板的每一層上，盡可能多地鋪設地面，並將其連接到主接地。 將佈線放置得盡可能靠近，以新增內部訊號層和配電層中的地塊數量，並適當調整佈線，以便可以將接地連接過孔佈置到表面上的隔離地塊。 應避免在PCB層上產生自由接地，因為它們會像小型天線一樣拾取或注入雜訊。 在大多數情况下，如果你不能將它們連接到主位置，你最好將它們移除。
1.3在設計手機PCB時，應注意以下幾個方面
1.3.1電源和地線的處理
即使整個PCB板中的佈線完成得很好，由於電源和地線考慮不周而產生的干擾也會降低產品的效能，有時甚至會影響產品的成功率。 囙此，應認真對待電和地線的接線，最大限度地减少電和地線產生的雜訊干擾，以確保產品品質。 每一位從事電子產品設計的工程師都瞭解地線和電源線之間產生譟音的原因。 現在只描述降低的雜訊抑制：
（1）在電源和地線之間新增耦合電容是眾所周知的。
（2）電源和地線的寬度應盡可能加寬，最好地線比電源線寬度寬，它們的關係是：地線>電源線>訊號線。 一般情况下，訊號線寬度為0.2~0.3mm，最薄的寬度可達0.05~0.07mm，電源線為1.2~2.5mm。對於數位電路的PCB，可以使用寬地線形成電路，即形成接地網（類比電路的接地不能這樣使用）
（3）使用大面積的銅層作為接地線，並將印刷板上未使用的地方與地面連接作為接地線。 也可以做成多層板，電源和地線分別佔用一層。
1.3.2數位電路和類比電路的公共接地處理
如今，許多PCB不再是單一的功能電路（數位或類比電路），而是由數位電路和類比電路的混合組成。 囙此，有必要考慮它們之間的相互干擾，特別是對地線的雜訊干擾。 數位電路的頻率高，類比電路的靈敏度强。 對於訊號線，高頻訊號線盡可能遠離敏感的類比電路器件。 對於地線，整個PCB只有一個節點通向外部，囙此必須在PCB內部處理數位和類比公共接地的問題。 事實上，板內的數位接地和類比接地是分開的，它們之間沒有連接，只有在PCB與外部世界的介面（如插頭等）。數位接地與類比接地之間存在短路。 請注意，只有一個連接點。 有些在PCB上並不常見，這取決於系統設計。
1.3.3訊號線佈置在電（地）層
當對多層印刷板進行佈線時，訊號線層中剩下的線不多。 新增更多的層會造成浪費，新增一定的生產工作量，並相應地新增成本。 為了解决這一衝突，可以考慮在電力（接地）層上佈線。 應該首先考慮權力層，然後再考慮階層。 因為最好是保持地層的完整性。
1.3.4大面積導線連接腿的處理
在大面積接地（電）中，常見部件的支腿與其連接，需要綜合考慮連接支腿的處理。 在電力效能方面，元件支腿的焊盤與銅表面完全連接，但在元件的焊接和組裝中存在一些不利的隱患，例如：1。 焊接需要大功率加熱器。 2.容易造成虛焊。 囙此，考慮到電力效能和工藝需求，製作了一種十字形襯墊，稱為隔熱板，俗稱隔熱板。 通過這種管道，可以大大降低在焊接過程中由於截面的過度散熱而產生假焊點的可能性。 多層板的接地（接地）脚的處理相同。
1.3.5網路系統在佈線中的功能
在許多CAD系統中，路由是根據網路系統來確定的。 儘管網格太密集，路徑新增了，但步長太小，地圖領域的數據量太大，這不可避免地會對設備的存儲空間提出更高的要求，也會對目標電腦電子產品的運行速度產生很大影響。 有些路徑是無效的，例如被元件腿的襯墊或安裝孔和固定孔佔用的路徑。 太稀疏的網格和太少的路徑對分佈率有很大影響。 囙此，應該有一個密集合理的網格系統來支持佈線。 標準構件的支柱之間的距離為0.1英寸（2.54mm），囙此網格系統的基礎通常設定為0.1英寸或小於0.1英寸的整數倍，例如0.05英寸、0.025英寸、0.02英寸等。
1.4高頻PCB設計的技巧和方法如下：
1.4.1輸電線路轉角處應採用45°角，以减少回損
1.4.2應採用絕緣常數值嚴格按等級控制的高性能絕緣電路板。 這種方法有利於有效管理絕緣材料和相鄰佈線之間的電磁場。
1.4.3應改進高精度蝕刻的PCB設計規範。 考慮指定+/-0.0007英寸的匯流排寬誤差，管理佈線形狀的底切和橫截面，並指定佈線側壁電鍍條件。 佈線（導線）幾何形狀和塗層表面的整體管理對於解决與微波頻率相關的趨膚效應問題並實現這些規範非常重要。
1.4.4突出的引線有抽頭電感，應避免使用帶引線的元件。 在高頻環境中，首選表面安裝組件。
1.4.5對於訊號過孔，有必要避免在敏感板上使用過孔加工（PTH）工藝，因為這種工藝會導致過孔處的引線電感。
1.4.6應提供充足的地面。 這些接地層應使用模壓孔連接，以防止3D電磁場對電路板的影響。
1.4.7應選擇非電解鍍鎳或浸金工藝，不得採用HASL法進行電鍍。 這種電鍍表面可以為高頻電流提供更好的趨膚效果（圖2）。 此外，這種高度可焊接的塗層需要更少的鉛，這有助於减少環境污染。
1.4.8阻焊層可以防止焊膏的流動。 然而，由於厚度的不確定性和絕緣效能的不確定性，整個板表面都覆蓋著阻焊資料，這將導致微帶設計中電磁能量的巨大變化。 通常，焊料壩被用作阻焊層。 電磁場。 在這種情況下，我們管理從微帶到同軸電纜的轉換。 在同軸電纜中，地線層是環形交錯且均勻間隔的。 在微帶中，接地平面位於有源線下方。 這介紹了一些需要在設計中理解、預測和考慮的邊緣效應。 當然，這種不匹配也會導致反向損失。 這種失配必須最小化，以避免雜訊和訊號干擾。
1.5 EMC設計
電磁相容性是指電子設備在各種電磁環境中協調有效工作的能力。 EMC設計的目的是使電子設備不僅能抑制各種外部干擾，使電子設備在特定的電磁環境中正常工作，還能减少電子設備本身對其他電子設備的電磁干擾。
1.5.1選擇合理的導線寬度
由於瞬態電流對印刷導線造成的衝擊干擾主要是由印刷導線的電感引起的，囙此應盡可能降低印刷導線的感應係數。 印刷導線的電感與其長度成正比，與寬度成反比。 囙此，短而精確的導線有利於抑制干擾。 時鐘引線、行驅動器或匯流排驅動器的訊號線通常攜帶大的瞬態電流，並且印刷導線應盡可能短。 對於分立元件電路，當印製線寬度在1.5mm左右時，可以完全滿足要求； 對於集成電路，印刷導線的寬度可以在0.2~1.0mm之間選擇。
1.5.2採用正確的接線策略
使用相等的佈線可以降低導體電感，但導體之間的互感和分佈電容會新增。 如果佈局允許，最好使用形狀良好的網路佈線結構。 具體方法是將印製板的一側水准佈線，另一側縱向佈線，然後在交叉孔處與金屬孔連接。
1.5.3為了抑制印製板導線之間的串擾，在佈線設計中應盡可能避免長距離等徑佈線，導線之間的距離應盡可能拉開，訊號線、地線和電源線應盡可能不交叉。 在一些對干擾非常敏感的訊號線之間設定接地印刷線，可以有效抑制串擾。
1.5.4為了避免高頻訊號通過印刷線路時產生電磁輻射，在印刷電路板佈線時應注意以下幾點：
（1）應儘量減少印刷電線的不連續性。 例如，電線的寬度不得突然變化，電線的轉角應大於90度，禁止圓形佈線。
（2）時鐘訊號引線最有可能產生電磁輻射干擾。 佈線時，應靠近接地電路，驅動器應靠近連接器。
（3）公交車司機應靠近待駕駛的公交車。 對於離開印刷電路板的引線，驅動器應靠近連接器。
（4）數据總線的接線應在每兩根訊號線之間夾一根訊號地線。 最好將接地回路放在最不重要的地址引線旁邊，因為後者通常攜帶高頻電流。
（5）當高速、中速和低速邏輯電路佈置在印刷板上時，設備應按圖1的管道佈置。
1.5.5反射干擾的抑制
為了抑制印刷線路端子處的反射干擾，除特殊需要外，還應盡可能縮短印刷線路的長度，並採用慢速電路。 如果需要，可以添加端子匹配，即可以在傳輸線末端的接地和電源端子上添加具有相同電阻值的匹配電阻。 根據經驗，當印刷線路長度超過10cm時，一般高速的TTL電路應採取端子匹配措施。 匹配電阻的電阻值應根據集成電路輸出驅動電流和吸收電流的最大值確定。
1.5.6電路板設計應採用差分訊號線佈線策略
佈線非常緊密的差分訊號對也將彼此緊密耦合，這將减少EMI發射。 通常（當然也有一些例外）差分訊號也是高速訊號，囙此高速設計規則通常適用於差分訊號的佈局，尤其是在設計傳輸線的訊號線時。 這意味著我們必須仔細設計訊號線的佈線，以確保訊號線的特性阻抗在整個訊號線中是連續的，並保持恒定。 在差分對的佈局和佈線過程中，我們希望差分對中的兩條PCB線完全一致。 這意味著在實際應用中，我們應該盡最大努力確保差分線對中的PCB線具有完全相同的阻抗，並且佈線長度完全相同。 差分PCB線路通常成對佈線，並且它們之間的距離在線路的任何位置都保持不變。 通常，差分線對的佈局和佈線總是盡可能接近。
