精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
對於轉換器和最終系統，必須確保任何給定輸入上的雜訊不會影響效能。 它辣嗎？ 為了瞭解電源雜訊並滿足系統設計要求，我們在PCB板上應該注意哪些方面？
首先選擇轉換器，然後選擇調節器、LDO、開關調節器等。並非所有調節器都適用。 您應該檢查調節器資料表中的雜訊和紋波規格，以及開關頻率（如果使用開關調節器）。 一個典型的穩壓器在100kHz頻寬內可能具有10µVrms的雜訊。 假設雜訊是白色雜訊，它相當於目標頻帶中31.6nVrms/âHz的雜訊密度。
檢查轉換器的電源抑制指數，瞭解轉換器的效能何時會因電源雜訊而降低。 在第一奈奎斯特區fS/ 2中，大多數高速轉換器的PSRR通常為60dB（1mV/V）。 如果資料表中沒有給出數值，請按照上述方法量測，或詢問製造商。
使用具有2Vp-p滿刻度輸入範圍、78dBSNR和125MSPS取樣速率的16比特ADC，其本底雜訊為11.26nVrms。 任何來源的雜訊都必須低於此值，以防止其影響轉換器。 在第一個奈奎斯特區，轉換器雜訊將為89.02µVrms（11.26nVrms/âHz）*â（125MHz/2）。 儘管穩壓器的雜訊（31.6nv/âHz）是轉換器的兩倍多，但轉換器的PSRR為60dB，這將把開關穩壓器的雜訊抑制到31.6pV/â赫茲（31.6nv/âHz*1mV/V）。 該噪聲遠小於轉換器的本底雜訊，囙此調節器的雜訊不會降低轉換器的效能。
電源濾波、接地和佈局同樣重要。 在ADC電源引脚上添加0.1µF電容器可以使雜訊低於上述計算值。 請記住，某些電源引脚比其他電源引脚消耗更多電流或更敏感。 囙此，應謹慎使用去耦電容器，但要注意某些電源引脚可能需要額外的去耦電容。 在電源的輸出端添加一個簡單的LC濾波器也有助於降低雜訊。 然而，當使用開關調節器時，級聯濾波器可以將雜訊抑制到較低水準。 需要記住的是，每新增一個增益水准，每10個倍頻程就會新增大約20dB。
需要注意的一點是，以上分析僅針對單個轉換器。 如果系統涉及多個轉換器或通道，則雜訊分析將有所不同。 例如，超聲系統使用許多ADC通道，這些通道被數位相加以新增動態範圍。 基本上，每次通道數量新增一倍，轉換器/系統的本底雜訊就會减少3dB。 對於上面的例子，如果使用兩個轉換器，轉換器的本底雜訊將變為一半（â3dB）； 如果使用四個轉換器，本底雜訊將變為-6dB。 這是因為每個轉換器都可以被視為不相關的雜訊源。 不相關的雜訊源彼此獨立，囙此可以執行RSS（平方和的平方根）計算。 最終，隨著通道數量的新增和系統的本底雜訊的降低，系統將變得更加敏感，並且對電源的設計約束將變得更加嚴格。
不可能在應用中消除所有電源雜訊，因為沒有一個系統可以完全不受電源雜訊的影響。 囙此，作為ADC的用戶，我們必須在電源設計和佈局階段積極回應。
以下是一些有用的提示，可以幫助您最大限度地提高PCB對電源變化的免疫力：
斷開所有電源導軌和到達系統板的匯流排電壓。
記住：每新增10個倍頻程，增益將新增約20dB。
如果電源引線較長，並且為特定的IC、設備和/或區域供電，則應再次將其斷開。
高頻和低頻都必須解耦。
去耦電容器接地之前的電源入口點通常使用串聯鐵氧體磁珠。 對進入系統板的每個電源電壓執行此操作，無論其來自LDO還是開關穩壓器。
對於添加的電容器，應使用緊密堆疊的電源層和接地層（間距為4密耳），以便PCB設計本身具有高頻去耦能力。
與任何良好的電路板佈局一樣，電源應遠離敏感的類比電路，如ADC的前端級和時鐘電路。
良好的電路劃分非常重要，一些元件可以放在PCB的背面以增强隔離。
注意接地回路，尤其是在數位側，以確保數位瞬態不會返回到電路板的類比部分。 在某些情况下，單獨的地平面也可能有用。
將類比和數位參攷部件保持在各自的水平面上。 這種傳統方法可以增强與雜訊和耦合相互作用的隔離。
遵循IC製造商的建議。 如果申請說明或資料表沒有直接解釋，則應研究評估委員會。 這些都是很好的入門工具。
