精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
PCB板，又稱印刷電路板（printed circuit board），可以實現電子元器件之間的電路連接和功能實現，也是電源電路設計的重要組成部分。 今天，本文將介紹PCB板佈局和佈線的基本規則。
1.構件佈置的基本規則
1）根據電路模塊佈局，實現相同功能的相關電路稱為模塊，電路模塊中的元件應採用最近集中的原則，數位電路和類比電路應同時分離；
2）不得在定位孔、標準孔等非安裝孔周圍1.27mm範圍內安裝元器件，不得在螺釘等安裝孔周圍3.5mm（M2.5）、4mm（M3）範圍內安裝器件；
3）避免在水准安裝的電阻器、電感器（挿件）和電解電容器等組件下方放置過孔，以避免波峰焊後過孔與組件外殼之間短路；
4）構件外部與板邊緣之間的距離為5mm；
5）已安裝部件墊的外側與相鄰已安裝部件的外側之間的距離大於2mm；
6）金屬外殼組件和金屬部件（遮罩盒等）不能接觸其他組件，不能靠近印刷線路和焊盤，間距應大於2mm。 板上的定位孔、緊固件安裝孔、橢圓孔和其他方孔的尺寸距板邊緣大於3mm；
7）加熱元件不能靠近電線和熱元件； 高熱元件應均勻分佈；
8）電源插座應盡可能佈置在印製板周圍，與電源插座連接的母線端子應佈置在同一側。 應特別注意不要在連接器之間佈置電源插座和其他焊接連接器，以便於這些插座和連接器的焊接，以及電力電纜的設計和捆紮。 應考慮電源插座和焊接接頭的佈置間距，以便於電源插頭的插入和移除；
9）其他元件的排列：所有IC元件都是單向排列的，極性元件上有明確的極性標記，同一塊印刷板上的極性標誌不應超過兩個方向。 當出現兩個方向時，這兩個方向相互垂直；
10）板上佈線應適當密實，當密度差過大時，應填充網狀銅箔，網眼尺寸應大於8mil（或0.2mm）；
11）焊盤上不應有通孔，以避免焊膏的損失並導致部件被焊接。 重要的訊號線不允許在插座引脚之間穿過；
12）貼片在一側對齊，字元方向相同，包裝方向相同；
13）對於具有極性的設備，同一塊板上的極性標記方向應盡可能一致。
2.部件接線規則
1）在距離PCB板邊緣小於或等於1mm的佈線區域，以及安裝孔周圍1mm範圍內，禁止佈線；
2）電源線應盡可能寬，且不應小於18mil； 訊號線寬度應不小於12mil； cpu輸入和輸出線不應小於10mil（或8mil）； 行距不應小於10mil；
3）正常通孔不小於30mil；
4）雙列直插式：墊片60mil，孔徑40mil； 1/4瓦電阻：51*55mil（0805表面安裝）； 直列焊盤62mil，孔徑42mil； 無電極電容器：51*55mil（0805表面安裝）； 直列時，墊片為50mil，孔徑為28mil；
5）請注意，電源線和接地線應盡可能呈放射狀，訊號線不應成環。
3.如何提高抗干擾能力和電磁相容性
在開發帶有處理器的電子產品時，如何提高抗干擾能力和電磁相容性？
3.1以下系統應特別注意抗電磁干擾：
1）一種微控制器時鐘頻率特別高，匯流排週期特別快的系統。
2）該系統包含大功率、大電流驅動電路，如火花產生繼電器、大電流開關等。
3）具有弱類比信號電路和高A/D轉換電路的系統。
3.2採取以下措施提高系統的抗電磁干擾能力：
1）選擇低頻的微控制器：選擇外部時鐘頻率較低的微控制器可以有效降低雜訊，提高系統的抗干擾能力。 方波和正弦波的頻率相同，方波中的高頻分量遠多於正弦波。 儘管方波的高頻分量的振幅小於基波的振幅，但頻率越高，就越容易發射並成為雜訊源。 微控制器產生的有影響的高頻雜訊大約是時鐘頻率的3倍。
2）减少訊號傳輸中的失真
微控制器主要使用高速CMOS科技製造。 訊號輸入端的靜態輸入電流約為1mA，輸入電容約為10PF，輸入阻抗相當高，高速CMOS電路的輸出端具有相當大的負載容量，即相當大的輸出值。 當長線路被引導到輸入阻抗相對較高的輸入端時，反射問題非常嚴重，這將導致訊號失真並新增系統雜訊。 當Tpd>Tr時，它就變成了傳輸線問題，必須考慮訊號反射和阻抗匹配等問題。 訊號在印刷電路板上的延遲時間與導線的特性阻抗有關，也就是說，與印刷電路板資料的介電常數有關。 可以粗略地認為，訊號在印刷板引線上的傳送速率大約是光速的1/3到1/2。 在由微控制器組成的系統中，常用邏輯電話組件的Tr（標準延遲時間）在3到18ns之間。 在印刷電路板上，訊號通過一個7W的電阻器和一根25釐米長的導線，導線延遲時間大約在4~20ns之間。 也就是說，印刷電路上的訊號引線越短，其長度不應超過25釐米。 過孔的數量應盡可能少，不超過2個。 當訊號的上升時間比訊號的延遲時間快時，根據快速電子器件對其進行處理。 此時，應考慮傳輸線的阻抗匹配。 對於印刷電路板上集成塊之間的訊號傳輸，應避免Td>Trd的情况。 印刷電路板越大，系統速度就越快。
3）减少訊號線之間的交叉干擾：A點上升時間為Tr的階躍訊號通過導線AB傳輸到B端。訊號在AB線上的延遲時間為Td。在D點，由於訊號在A點的正向傳輸，訊號到達B點後的反射和AB線的延遲， 在Td時間之後將感應出寬度為Tr的頁脈衝訊號。 在點C處，由於訊號在AB上的傳輸和反射，感應出具有AB線上訊號的延遲時間的兩倍的寬度的正脈衝訊號，即2Td。 這是訊號之間的交叉干擾。 干擾訊號的强度與點C處訊號的di/at有關，該di/at與線之間的距離有關。 當兩條訊號線不是很長時，在AB上實際看到的是兩個脈衝的疊加。 採用CMOS工藝製造的微控制器具有高輸入阻抗、高雜訊和高雜訊容限。 數位電路疊加100~200mv的雜訊，不影響其工作。 如果圖中的AB線是類比信號，這種干擾將變得無法容忍。 例如，當印刷電路板是四層板（其中一層是大面積接地）或雙面板時，當訊號線的反面是大面積地時，訊號之間的交叉干擾將减少。 原因是大面積的接地降低了訊號線的特性阻抗，並且訊號在D端的反射大大降低。 特性阻抗與訊號線和地之間介質的介電常數的平方成反比，與介質厚度的自然對數成正比。 如果AB線是類比信號，為了避免數位電路訊號線CD對AB的干擾，AB線下方應有大面積的接地，AB線到CD線的距離應大於AB線到接地距離的2～3倍。 可以使用部分遮罩，地線佈置在引線的左側和右側，與引線接合的一側。
4）降低電源譟音
在向系統提供能量的同時，電源還將其雜訊添加到所提供的電源中。 電路中的微控制器的復位線、中斷線和其他控制線很容易受到外部雜訊的干擾。 電網上的强擾動通過電源進入電路，即使在電池供電的系統中，電池本身也會產生高頻雜訊。 類比電路中的類比信號更能抵抗來自電源的干擾。
5）注意印刷電路板和元件的高頻特性
在高頻情况下，印刷電路板上的引線、過孔、電阻器、電容器和連接器的分佈電感和電容不能忽略。 電容器的分佈電感不能忽略，電感器的分佈電容也不能忽略。 電阻產生高頻訊號的反射，引線的分佈電容將發揮作用。 當長度大於雜訊頻率對應波長的1/20時，將產生天線效應，並且雜訊將通過導線發射。 印刷電路板的過孔引起大約0.6pf的電容。 集成電路的封裝資料本身引入了2~6pf的電容。 電路板上的一種連接器，具有520nH的分佈式電感。 一種具有4~18nH分佈式電感的雙列直插24針IC插座。 這些小的分佈參數在較低頻率下對於微控制器系統的這一行是可以忽略的； 必須特別注意高速系統。
6）部件佈局應合理分區
佈置在印刷電路板上的元件的位置應充分考慮抗電磁干擾的問題。 其中一個原則是組件之間的引線應盡可能短。 在佈局中，類比信號部分、高速數位電路部分和雜訊源部分（如繼電器、大電流開關等）應合理分離，使它們之間的訊號耦合。
G處理接地線
在印刷電路板上，電源線和地線很重要。 為了克服電磁干擾，主要手段是接地。 對於雙面面板，地線的佈局非常有講究。 採用單點接地管道，電源和接地從電源的兩端連接到印刷電路板上，電源和地各有一個觸點。 在印刷電路板上，必須有多條回流接地線，這些回流接地線會聚集在回流電源的觸點上，這就是所謂的單點接地。 所謂類比接地、數位接地和大功率設備接地的分離，意味著佈線是分離的，所有這些都連接到這個接地點。 當連接到印刷電路板以外的訊號時，通常使用遮罩電纜。 對於高頻和數位信號，遮罩電纜兩端接地。 低頻類比信號的遮罩電纜應一端接地。 對雜訊和干擾非常敏感的電路或特別高頻雜訊的電路應使用金屬蓋進行遮罩。
7）充分利用去耦電容器
一個好的高頻去耦電容器可以去除高達1GHZ的高頻分量。 陶瓷片電容器或多層陶瓷電容器具有更好的高頻特性。 在設計印刷電路板時，應在每個集成電路的電源和接地之間添加去耦電容器。 去耦電容器有兩個功能：一方面是集成電路的儲能電容器，在開關門的瞬間提供和吸收集成電路的充放電能量； 另一方面，它繞過了設備的高頻雜訊。 數位電路中典型的去耦電容器為0.1uf。去耦電容具有5nH的分佈式電感，其並聯諧振頻率約為7MHz，這意味著它對10MHz以下的雜訊具有良好的去耦效果。 譟音很難起作用。 1uf、10uf電容器，並聯諧振頻率在20MHz以上，去除高頻雜訊效果較好。 當電源進入電路板時，1uf或10uf的去高頻電容器通常是有益的，即使是電池供電的系統也需要這樣。 每10塊集成電路應該新增一個充放電電容器，或者一個儲放電容器，電容器的大小可以是10uf。 不使用電解電容器。 電解電容器是用兩層鈈薄膜卷起來的。 這種卷起的結構在高頻下表現為電感。 使用膽汁電容器或聚碳酸酯電容器。 去耦電容器值的選擇不嚴格，可按C=1/f計算； 即10MHz需要0.1uf，對於由微控制器組成的系統，可以在0.1~0.01uf之間。
3.减少譟音和電磁干擾的經驗。
1）如果你可以使用低速晶片，你就不需要高速晶片。 高速晶片用於關鍵位置。
2）電阻器可以串聯連接以降低控制電路的上邊緣和下邊緣的轉換率。
3）試著為繼電器等提供某種形式的阻尼。
4）使用符合系統要求的頻率時鐘。
5）時鐘發生器應盡可能靠近使用時鐘的設備，石英晶體振盪器的外殼應接地。
6）用接地線環繞時鐘區域，並使時鐘線盡可能短。
7）I/O驅動電路應盡可能靠近印刷板的邊緣，並讓它儘快離開印刷板。 進入印刷板的訊號應該被過濾，來自高雜訊區域的訊號也應該被過濾。 同時，應採用串聯端電阻的方法來减少訊號反射。
8）MCD的無用端應連接到高電平，或接地，或定義為輸出端。 應該連接到電源接地的集成電路的一端應該連接，並且不應該保持浮動。
9）不要使未使用的柵極電路的輸入端子浮動，將未使用的運算放大器的正極輸入端子接地，並將負極輸入端子連接到輸出端子。
10）印製板應儘量使用45折線而不是90折線，以减少高頻訊號的外部發射和耦合。
11）印刷電路板根據頻率和電流開關特性進行劃分，雜訊成分和非雜訊成分之間的距離應更遠。
12）單面板和雙面板的電源單點連接和單點接地，電源線和接地線應盡可能厚。 如果經濟實惠，可以使用多層板來降低電源和接地的電容電感。
13）使時鐘、匯流排和晶片選擇訊號遠離I/O線和連接器。
14）類比電壓輸入線和參攷電壓端子應盡可能遠離數位電路訊號線，尤其是時鐘。
15）對於A/D設備，數位部分和類比部分應該是統一的，而不是交叉的。
16）垂直於I/O線的時鐘線比平行I/O線的干擾更小，並且時鐘組件引脚遠離I/O電纜。
17）元件引脚應盡可能短，去耦電容器引脚應盡盡可能短。
18）關鍵線路應盡可能厚，兩側應新增保護接地。 高速線路應該短而直。
19）不要將對雜訊敏感的線路與高電流、高速開關線路並聯運行。
20）請勿在石英晶體和雜訊敏感設備下運行軌跡。
21）弱訊號電路，不在低頻電路周圍形成電流回路。
22）不要對任何訊號形成環路，如果不可避免，則使環路面積盡可能小。
23）每個IC一個去耦電容器。 應在每個電解電容器旁邊新增一個小型高頻旁路電容器。
24）電路充放電儲能電容器採用大容量鉭電容器或多晶電容器代替電解電容器。 當使用管狀電容器時，外殼應在PCB板上接地。
