精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
現象1: PCB設計 本檔案的要求 PCB板 不高, 囙此，使用更細的導線並自動排列. 備註：自動佈線將不可避免地佔用更大的PCB面積, 同時, 它將產生比手動佈線多得多的過孔. 大批量生產, 除了商業因素, 影響 PCB製造商 考慮降低價格的是線寬和過孔的數量, 這分別影響PCB的產量和消耗的鑽頭數量, 這節省了供應商的成本，也給降價找到了理由.
現象2：這些匯流排訊號都由電阻器拉動, 所以我覺得很輕鬆.
評論：訊號需要上下浮動的原因有很多, 但並不是所有人都需要拉. 上拉和下拉電阻器拉動簡單的輸入信號, 電流小於幾十微安, 但是當被驅動訊號被拉動時, 電流將達到毫安培級. 當前系統通常每個都有32比特地址數據, 如果244/245隔離匯流排和其他訊號被拉上, 這些電阻器將消耗幾瓦的功率.
現象3：如何處理這些未使用的I/O CPU和FPGA的埠? 先讓它空著, 以後再談.
注釋：如果未使用的I/O埠保持浮動, 它可能成為一個輸入信號，在外界干擾下反復振盪, MOS器件的功耗基本上取決於門電路的翻轉次數. 如果它被拉起, 每個引脚也將具有微安電流, so the best way is to set it to output (of course, no other signals with driving can be connected to the outside) Phenomenon 4: This FPGA has so much left You can't run out of doors, 那麼，讓我們一起玩吧. 注釋：FGPA的功耗與使用的觸發器數量和觸發器數量成正比, 囙此，同一類型FPGA在不同電路和不同時間的功耗可能相差100倍. 最小化高速觸發器的數量是降低FPGA功耗的根本途徑.
現象5：這些小晶片的功耗非常低, 無需考慮評論：很難確定內部不複雜晶片的功耗, 它主要由引脚上的電流决定, ABT16244, 空載功耗可能低於1 mA, but its indicator is that each pin can drive a load of 60 mA (such as matching a resistance of tens of ohms), 那就是, the maximum power consumption of the full load can reach 60*16=960mA, 當然，只有這樣大電流的電源, 所有熱量都落在負載上.
現象6：記憶體有如此多的控制訊號. 我的 PCB板 只需要使用OE和WE訊號. 晶片選擇應接地, 囙此，在讀取操作期間，數據的輸出速度要快得多.
Comment: The power consumption of most memories when the chip selection is valid (regardless of OE and WE) will be more than 100 times larger than when the chip selection is invalid. 因此, 應盡可能使用CS控制晶片, 只要滿足其他要求. 可以縮短晶片選擇脈衝的寬度.
現象7：為什麼這些訊號過沖? 只要匹配良好, comments can be eliminated: Except for a few specific signals (such as 100BASE-T, CML), 有過沖, 只要不是很大, 它不一定需要匹配, 即使匹配, 沒有必要匹配. 最好的. 例如, TTL的輸出阻抗小於50歐姆, 有些甚至是20歐姆. 如果使用如此大的匹配電阻, 電流將非常大, 耗電量不可接受, 訊號幅值太小，無法使用. 此外, 輸出高電平和輸出低電平時，一般訊號的輸出阻抗不同, 沒有辦法實現完全匹配. 因此, TTL的匹配, LVDS, 422和其他訊號可以接受，只要實現過沖.
現象8：降低功耗是硬體人員的問題, 與軟件無關
