PCB新聞 - PCB設計中的抗干擾設計原則

一 地線佈局：

1. 數位接地與類比接地分離.
2. 接地線應盡可能厚, 這樣它可以在印製板上通過3倍於允許電流的電流, 一般為2～3mm.
3. 接地線應盡可能形成一個環形, 以减少接地線的電位差.
二. Power cord layout:
1. 根據當前大小, 試著加寬電線.
2. 電源線和地線的方向應與資料傳輸方向一致.
3. 應將10～100mF的去耦電容器連接到印製板的電源輸入端.

3. Decoupling capacitor configuration:
1. 去耦電容器的引線不宜過長, 尤其是高頻旁路電容器不應具有引線.
2. 在印製板的電源輸入端連接一個10～100mF的電解電容器, 如果可以大於100mF，則效果更好.
3. 連接0.01~0.每個集成晶片的Vcc和GND之間的1mF陶瓷電容器. 如果不允許空間, 每4～10個晶片可配置1～10mF鉭電容器.
4. 抗雜訊能力弱、關斷電流變化大的器件, 以及ROM和RAM, 應在Vcc和GND之間間接去耦電容器.
5. 匹配0.01mF去耦電容器，位於微控制器的復位端子“reset”上.

四, device configuration:
1. 時鐘發生器的時鐘輸入端子, 晶體振盪器和CPU應盡可能靠近並遠離其他低頻設備.
2. 盡可能使小電流電路和大電流電路遠離邏輯電路.
3. 印製板在主機殼中的位置和方向應確保具有大量熱量的設備位於頂部.

五. 分離電源線, AC line and signal line
The 權力 line and AC line should be placed on a different board from the signal line as much as possible, 否則，它們應與訊號線分開佈線.

六. Other principles:
1. 接線時, 地址行應盡可能長，盡可能短.
2. 在匯流排上添加一個約10K的上拉電阻器, 有利於抗干擾.
3. 筦道兩側的管線 PCB板 應盡可能垂直佈置，以防止相互干擾.
4. 去耦電容器的尺寸通常為C=1/F, F是資料傳輸頻率.
5. Unused pins are connected to Vcc through a pull-up resistor (about 10K), 或與所用引脚並聯連接.
6. Heat-generating components (such as high-power resistors, 等.) should avoid components that are easily affected by temperature (such as electrolytic capacitors, 等.).
7. 全解碼比線性解碼具有更强的抗干擾效能.
為了抑制大功率器件對微控制器數位元件電路的干擾和數位電路對類比電路的干擾, 當數位接地和類比接地連接到公共接地點時，應使用高頻扼流圈. 這是一種圓柱形鐵氧體磁性材料. 軸向上有幾個孔. 較厚的銅線穿過孔並繞一圈或兩圈. 這種器件可以被視為低頻訊號的零阻抗., 對高頻訊號的干擾可以視為電感器 (Because of the large DC resistance of the inductor, the inductor cannot be used as a high-frequency choke).
連接印刷電路板以外的訊號線時, 通常使用遮罩電纜. 用於高頻訊號和數位信號, 遮罩電纜的兩端應接地. 用於低頻類比信號的遮罩電纜, 一端應接地.
對雜訊和干擾非常敏感的電路或特別高頻雜訊的電路應使用金屬蓋進行遮罩. 鐵磁遮罩對500KHz高頻雜訊的影響不明顯, 薄銅的遮罩效果更好. 使用螺釘固定護罩時, 注意不同資料接觸引起的電位差引起的腐蝕.

七, make good use of decoupling capacitors
The decoupling capacitor between the power supply of the integrated circuit and the ground has two functions: on the one hand, 它是集成電路的儲能電容器, 另一方面, 它繞過了設備的高頻雜訊. 數位電路中的典型去耦電容值為0.1mF. 該電容器的分佈電感的典型值為5mH. The 0.1mF去耦電容器的分佈電感為5mH, 其並聯諧振頻率約為7MHz. 也就是說, 對10MHz以下的雜訊有較好的去耦效果, 它對40MHz以上的雜訊影響很小.
1mF和10mF電容器, 並聯諧振頻率大於20MHz, 去除高頻雜訊的效果更好.
對於每10個左右的集成電路, 添加充放電電容器, 或儲能電容器, 約為10mF. 最好不要使用電解電容器. 電解電容器用兩層薄膜卷起. 這種卷起結構在高頻下表現為電感. 使用鉭電容器或聚碳酸酯電容器.
去耦電容器的選擇並不關鍵, C=1/F, 那就是, 0.10MHz和0時為1mF.100MHz時為01mF.
焊接時, 去耦電容器的引脚應盡可能短. 長引脚將導致去耦電容器本身自諧振. 例如, 引脚長度為6的1000pF陶瓷電容器的自諧振頻率.3mm約為35MHz, 當銷長度為12時.6毫米, 它是32MHz.

8 Experience in reducing 譟音 and electromagnetic interference
Anti-jamming design principles of printed circuit boards:
1. 可以使用一系列電阻器來降低控制電路上邊緣和下邊緣的跳變率.
2. 儘量使全天候訊號電路的電位接近0, 用地線圈出時鐘區域, 時鐘線應盡可能短.
3. 垂直於I的時鐘線/O線的干擾比I線的平行線小/O線.
4. I/O驅動電路盡可能靠近印製板邊緣.
5. 不要離開未使用的柵極電路的輸出端子. 未使用的運算放大器的正極輸入端子應接地, 負極輸入端應連接到輸出端.
6. 嘗試使用45°折線而不是90°折線, 减少高頻訊號的外部發射和耦合的接線.
7. 組件的引脚應盡可能短.
8. 不要在石英晶體或對雜訊特別敏感的部件下佈線.
9. 不要在低頻電路的弱訊號電路和接地線周圍形成電流回路.
10. 必要時, 在電路中添加鐵氧體高頻扼流圈以分離訊號, noise, power, 和地面.
印製板上的通孔導致電容約為0.6pF； 集成電路的封裝資料本身會產生2pF～10pF的分佈電容； 電路板上的連接器具有520mH的分佈電感； 雙列直插24針集成電路插座引入4mH ~ 18mH分佈電感.

以上介紹了中的抗干擾設計原則 PCB設計. Ipcb也提供給 PCB製造商 和PCB製造技術.