PCB新聞 - 高解析度ADC的PCB板佈局

高速ADC（類比/數位轉換器）是各種應用領域（如質譜儀、超聲波、雷射雷達/雷達、電信收發器模塊等）中的關鍵類比處理部件。 無論應用是基於時域還是頻域，都需要ADC的最高動態效能。 更快、更高分辯率的ADC使超聲系統能够獲得更詳細的影像，並使通信系統具有更高的資料處理能力。

隨著14比特或更高分辯率ADC的取樣速率不斷提高到100M採樣範圍，系統設計師必須成為時鐘設計、分配和板佈局方面的專家。

本文介紹了系統設計中的一些關鍵問題，特別是印刷電路板接地和電源平面佈線科技。 現代ADC需要現代的板設計。 如果沒有準確的時鐘源或精心設計的電路板佈局，高性能轉換器將無法達到其性能指標。

單中頻外差接收機結構和先進的功率放大器線性化算灋對ADC效能提出了要求。 這樣的系統將轉換器的固有抖動效能推至1/2 PS以下。同樣，測試儀器工程師需要在寬帶中具有非常低的雜訊效能，才能開發先進的頻譜分析儀。

囙此，在高速資料轉換系統中，最重要的子電路是時鐘源。 這是因為時鐘訊號的定時精度將直接影響ADC的動態效能。

為了最小化這種影響，ADC時鐘源必須具有非常低的定時抖動或相位雜訊。 如果在選擇時鐘電路時不考慮這個因素，系統的動態效能將不好。 這與前端類比輸入電路的質量或轉換器的固有抖動效能無關。 精確的時鐘總是能够以精確的時間間隔提供邊緣轉換。

事實上，時鐘邊沿以連續變化的時間間隔到達。 囙此，該時序的不確定性可以通過資料轉換過程來綜合評估採樣波形的信噪比。

最大時鐘抖動由以下公式確定：Tj（rms）=（VIN（p-p）/VINFSR）*（1/（2（N+1）*Í*fin）如果輸入電壓（VIN）等於ADC的滿標度範圍（VIFSR），則抖動要求成為ADC分辯率（N比特）和採樣輸入頻率（fin）的因子。 對於70MHz輸入頻率，總抖動要求為：Tj（rms）=1*（1/215Í*70*106））Tj（rms）=140fs

由於許多系統通過背板或其他連接來分配參攷時鐘，這會降低訊號質量，囙此通常使用本地振盪器（具有低相位雜訊的VCXD）作為ADC的定時源。 圖1顯示了使用NS的LMX2531時鐘合成來實現定時生成。 連接到定時發生器的LMX2531由可程式設計分頻器合成器輸出，抖動效能小於100飛秒。

以上是對高解析度ADC的PCB板佈局的介紹。 Ipcb還提供給PCB製造商和PCB製造技術。