PCB新聞 - PCB佈局初學者如何理解差分訊號

什麼是差分訊號? 用外行的話來說, 驅動端發送兩個等值和反向訊號, 接收端通過比較兩個電壓之間的差异來判斷邏輯狀態“0”或“1”. 傳輸差分訊號的一對導線稱為差分導線. 如何計算差動線路阻抗? 各種差分訊號的阻抗不同, such as USB D+ D-, 差分線路阻抗為90歐姆, 1394差分線路為110歐姆. 最好先閱讀說明書或相關資訊. 有許多計算阻抗的工具, 例如Polar的si9000. 影響差分阻抗的因素是線寬, 差分行間距, 介電常數, and thickness of the medium (the thickness of the medium between the differential line and the reference plane). 通常地, 這是為了調整差异. 行距和線寬用於控制差分阻抗. 製作電路板時, 您還應該向 PCB製造商 哪些線路應該控制阻抗. 差分訊號使用數值表示兩個物理量之間的差. 嚴格來說, 所有電壓訊號均為差分訊號, 因為一個電壓只能相對於另一個電壓. 在某些系統中, 系統“接地”用作電壓參考點. 當“接地”用作電壓量測基準時, 這種訊號規劃稱為單端規劃. 我們使用這個術語是因為訊號由單個導體上的電壓表示.

PCB佈局工程師, 最令人擔憂的是如何確保在實際接線中充分利用差分接線的這些優勢. 也許任何接觸過佈局的人都會理解差動接線的一般要求. PCB設計 是“等長等距”. 等長是為了確保兩個差分訊號始終保持相反的極性，並减少共模分量； 等距主要是為了確保兩者的差分阻抗一致，並减少反射. “盡可能靠近”有時是差動接線的要求之一. 差分記錄道也可以在不同的訊號層中運行, 但通常不建議使用這種方法, 因為不同層產生的阻抗和通孔的差异將破壞差模傳輸的效果，並引入共模雜訊. 此外, 如果相鄰兩層不緊密耦合, 這將降低微分軌跡抵抗雜訊的能力, 但是如果你能與周圍的痕迹保持適當的距離, 串擾不是問題. At general frequencies (below GHz), 電磁干擾不會是一個嚴重的問題. 實驗表明，距離差分軌跡500密耳處的輻射能量衰减在3米處達到60 dB, 足以滿足FCC電磁輻射標準. 設計者不必太擔心差動線路耦合不足引起的電磁不相容. 但所有這些規則並不是機械地適用的, 許多工程師似乎仍然不理解高速差分訊號傳輸的本質. 以下重點介紹了幾個常見的誤解 PCB板 差分訊號設計.

認為微分軌跡必須非常接近。 保持差分軌跡接近無非是為了增强它們的耦合，這不僅可以提高抗噪性，而且可以充分利用磁場的相反極性來抵消對外部世界的電磁干擾。 雖然這種方法在大多數情况下非常有益，但它不是絕對的。 如果我們能够確保它們完全免受外部干擾，那麼我們就不需要使用强耦合來實現抗干擾。 以及抑制電磁干擾的目的。 如何確保差分記錄道的良好隔離和遮罩？ 新增記錄道與其他訊號記錄道之間的距離是最基本的方法之一。 電磁場能量隨距離的平方而减小。 通常，行距超過該行的4倍。 當它很寬時，它們之間的干擾非常弱，基本上可以忽略。 此外，通過接地層隔離也可以起到良好的遮罩作用。 這種結構通常用於高頻（10G以上）集成電路封裝PCB的設計。 它被稱為共面波導結構，可以確保嚴格的差分阻抗。 控制（2Z0）。