PCB新聞 - 功率模組中具有低電磁干擾的PCB佈局設計方案

電源設計中, 即使是普通DC-DC開關變換器的設計也會出現一系列問題, 特別是在大功率電源的設計中. 除了功能考慮之外, 工程師必須確保 PCB設計 達到成本目標, 熱效能和空間限制, 當然還有設計的進展. 此外, 用於產品規格和系統性能考慮, the 電磁干擾 (EMI) generated by the power supply must be sufficiently low. 然而, 電源的電磁干擾水准是設計中最難準確預測的項目. 有些人甚至認為這根本不可能, 而設計師最能做的就是在設計中充分考慮, 尤其是在佈局上.

雖然本文中討論的原則適用於各種電源設計, 我們只關注DC-DC變換器. 由於其廣泛的應用, 幾乎每個硬體工程師都會接觸到與之相關的工作, 可能什麼時候必須設計功率轉換器. 在本文中, 我們將考慮與低電磁干擾設計相關的兩種常見折衷方案； 熱效能, electromagnetic interference, 解決方案的大小與PCB佈局和電磁干擾有關. 在本文中, 我們將使用一個簡單的降壓轉換器作為示例, 如圖1所示.

圖1。 普通降壓變換器

為了在頻域量測輻射和傳導電磁干擾，這是已知波形的傅立葉級數展開。 在本文中，我們重點研究輻射電磁干擾的效能。 在同步降壓變換器中，引起電磁干擾的主要開關波形由Q1和Q2產生，即每個場效應管在其各自的導通期間從漏極到源極的電流di/dt。 圖2所示的電流波形（Q和Q2on）不是非常規則的梯形，但我們有更大的操作自由度，因為導體電流的過渡相對較慢， 囙此，您可以將Henry Ott的經典著作《電子系統公式1》應用於降噪科技。我們發現，對於類似波形，其上升和下降時間將直接影響諧波幅度或傅立葉係數（in）。

圖2: Q1和Q2的波形

In=2IdSin（nÏÌd）/nÏÌd*Sin（nÏÌtr/T）/nÏÌtr/T（1）

其中，n是諧波階數，T是週期，I是波形的峰值電流強度，d是占空比，tr是tr或tf的最小值。

在實際應用中，很可能同時遇到奇偶諧波發射。 如果只產生奇次諧波，則波形的占空比必須精確到50%。 實際上，這種占空比精度非常低。

諧波序列的電磁干擾幅度受Q1和Q2的通斷影響。 當量測漏源極電壓VDS的上升時間tr和下降時間tf，或流過Q1和Q2的電流的上升率di/dt時，可以清楚地看到這一點。 這也意味著我們可以通過减慢Q1或Q2的開關速度來降低電磁干擾水准。 事實就是這樣。 延長開關時間確實對頻率高於f=1/tr的諧波有很大影響。然而，此時，必須在新增散熱和减少損耗之間達成妥協。 儘管如此，它仍然是控制這些參數的好方法，有助於在電磁干擾和熱效能之間取得平衡。 具體來說，可以通過添加一個小電阻（通常小於5Î）來實現。 該電阻器可以與Q1和Q2的柵極串聯，以控制tr和tf。 您還可以將“關斷二極體”串聯到柵極電阻器，以獨立控制過渡時間tr或tf（見圖3）。 這實際上是一個反覆運算過程，即使是最有經驗的電源設計人員也使用這種方法。 我們的最終目標是通過降低電晶體的開啟和關閉速度，同時確保其溫度足够低以確保穩定性，將電磁干擾降低到可接受的水准。

以上介紹了功率模組中具有低電磁干擾的PCB佈局設計方案. Ipcb也提供給 PCB製造商 和 PCB製造 科技