PCB新聞 - 差分對PCB設計要點

與單端訊號傳輸相比，差分訊號傳輸具有許多優點：

1、抗干擾能力强，因為兩條差分記錄道之間的耦合非常好。 當存在來自外部的雜訊干擾時，它們幾乎同時耦合到兩條線路，並且接收端只關心兩個訊號之間的差异，囙此可以完全消除外部共模雜訊；

2、能有效抑制電磁干擾。 出於同樣的原因，由於兩個訊號的極性相反，囙此它們輻射的電磁場可以相互抵消。 耦合越緊密，釋放到外部世界的電磁能量越少；

3、定時定位準確。 由於差分訊號的開關變化位於兩個訊號的交叉點，與單端訊號不同，單端訊號取決於高閾值電壓和低閾值電壓，囙此受過程和溫度的影響較小，這可以减少定時誤差。 它也更適合於低幅度訊號的電路設計。

對於PCB工程師, 最令人擔憂的是如何確保在實際佈線中充分利用差分訊號的優勢. 任何接觸過 PCB設計 瞭解差動接線的一般要求, 那就是, “等長等距”. 但所有這些規則並不是機械地適用的, 許多工程師似乎還沒有對差分線對的實際設計和處理進行深入分析. 以下將重點討論PCB差分訊號中的幾個共同點 PCB設計.

1等長

等長是使每條線路上的訊號傳輸延遲相同，以確保兩個差分訊號始終保持相反的極性。 兩條傳輸線之間的任何延遲差將導致部分差分訊號成為共模訊號，這將嚴重影響訊號質量。

等長是使差分對的兩條訊號線的佈線長度盡可能相同。 通常，等長高速差分訊號的匹配要求在±10密耳以內。 當然，這是一個更高的要求。 實際值可以通過允許訊號錯位（傾斜，可在晶片手册中找到）和訊號傳輸延遲（通常為每英寸180皮秒）來計算。

由於設備佈局、引脚分佈等原因，在大多數情况下，由直接接線產生的差分線路長度不相等，需要手動繞組。 手動繞組通常在晶片引脚上進行，目的是减少差分線對的阻抗不連續性。 圖1顯示了兩種常用的繞組方法。

2等距

等距是為了確保差分線對之間差分阻抗的連續性，並减少反射。 差分阻抗是設計差分對的一個重要參數。 如果不連續，則會影響信號完整性。 差分阻抗可以視為串聯的兩條單端訊號線的等效阻抗。 通常，單端訊號線的等效阻抗為50Ω，囙此，一般情况下，差分阻抗應保持在100Ω。 等距是指保持差分線對之間的距離相等（即並行佈線），以確保差分線對的差分阻抗始終不變。

差分阻抗與差分線對的線寬、線間距、印製板堆疊順序、介質的介電常數和許多其他參數有關。 製造商共同協商並確定線間距等參數。 值得注意的是，當差分訊號在多層PCB的不同層上傳輸時（特別是當內層和外層佈線時），必須及時調整線間距，以補償介質介電常數變化引起的特性阻抗變化。 與不等長度相比，不等距離對信號完整性的影響較小。 當等長與等距規則衝突時，應首先滿足等長。

3差分對和印製板的堆疊

堆疊 PCB板 與訊號耦合和遮罩密切相關. 有一種觀點認為，差分線對相互提供了一條返回路徑, 囙此，差分訊號不需要接地層作為返回路徑. 這是一種錯誤的理解. 通常地, 差分記錄道之間的耦合很小, 通常僅占耦合度的10%-20%, 更重要的是與地面的耦合, 所以微分軌跡的主返回路徑仍然存在於地平面上. 在裡面 PCB設計, 要求差分訊號至少與一個接地層相鄰, 最好兩側都與地平面相鄰. 建議的堆疊方法如圖2所示. 訊號質量從左向右降低, 但它可以滿足基本要求.

與高速單端線路一樣，差分對也對基準地平面有完整性要求。 也就是說，在差分對通過的路徑上，其參攷地平面必須是連續的，並且不能被分割，如圖3所示。

4差分對與其他訊號之間的距離

控制差分線對和其他訊號之間的距離可以有效地减少其他訊號對差分線對的干擾，並抑制EMI[1]。 我們知道電磁場能量隨著距離的平方而减小。 通常，差分線對與其他訊號之間的距離大於差分線寬的4倍或差分線對之間距離的3倍（以較大者為准），以較大者為准。 時間的影響非常微弱，基本上可以忽略。 公式如下：

五十> 4w和L>3d，

其中，L：差分線對與其他訊號之間的距離； w：差分線的線寬； d：差分線對的行距。

這裡，其他訊號包括其他差分線、單端線、訊號平面等。同時，差分線對與其基準面邊緣之間的距離也應以上述管道計算。 其目的是確保兩條差分線的對稱性並减少共模雜訊。

5差分對的終止

在差分線對上新增端接電阻是確保差分傳輸線阻抗匹配的有效方法。 終端匹配電阻的控制應基於不同的邏輯級介面，選擇合適的電阻網絡和並聯負載，以達到阻抗匹配的目的。

現時，最常用的差分訊號是LVDS和LVPECL。 以下描述這兩個訊號的終止方法。

（1）LVDS訊號

LVDS是一種低擺幅差分訊號科技，其傳輸速率通常在數百Mb/s以上。 LVDS訊號的驅動器由驅動差分線路的電流源組成，通常電流為3.5 mA。 終端電阻器通常只需要連接在正極和負極訊號的中間。

（2）LVPECL訊號

LVPECL電平訊號也是適合高速傳輸的差分信號電平之一，其傳輸速率可以達到1 Gb/s。其每個單通道訊號的直流電位比訊號驅動電壓低2 V。 囙此，當應用終端匹配時，正負差分線之間不能連接電阻，但每個通道只能是單端匹配。， 如圖6所示。

應該注意的是, 隨著微電子技術的發展, 許多設備 PCB製造商 have been able to make the terminal matching resistance inside the device (you can find it in the chip manual) to reduce the work of PCB設計ers公司. 此時, 不能再終止, 否則會影響訊號質量.

6其他需要注意的問題

在設計差分對的PCB時，還應注意以下問題：儘量減少使用過孔和其他導致阻抗不連續的因素； 不要使用90°折線，可以用圓弧或45°折線代替； 如有必要，在差分線對之間使用不同的附加地平面隔離，以防止彼此之間的串擾；

不僅要確保軌跡的總長度相等，還要確保軌跡的每個段都相等（對於阻抗不連續性，例如插座）； 如果沒有必要，儘量不要在差速器管路上添加測試墊。