電路設計 - 高頻電路佈線技巧

(1.) Wiring skills for high-frequency circuits

高頻電路 傾向於具有高集成度和高佈線密度. 多層板的使用不僅僅是佈線所必需的, 也是减少干擾的有效手段.

高頻電路器件引脚之間的導線彎曲越小越好。 高頻電路接線的引線最好採用全直線，需要轉動。 它可以通過45°折線或圓弧旋轉。 該要求僅用於提高低頻電路中銅箔的固定强度，而在高頻電路中，這是可以滿足的。 一個要求可以减少高頻訊號的外部發射和互耦。

高頻電路設備引脚的引線越短越好。

高頻電路設備引脚的引線層交替越少越好。 也就是說，組件連接過程中使用的過孔越少越好。 據量測，一個通孔可以產生0.5pF分佈電容，减少通孔數量可以顯著提高速度。

對於高頻電路佈線，請注意緊密並行佈線中訊號線引入的串擾。 如果無法避免並行分佈，則可以在並行訊號線的另一側佈置大面積，以大大减少干擾。 在同一層中水准運行幾乎是不可避免的，但兩個相鄰層的方向必須相互垂直。

每個集成電路塊（IC）附近應至少設定一個高頻去耦電容器，去耦電容器應盡可能靠近設備的Vcc。

當類比地線（AGND）、數位地線（DGND）等連接到公共地線時，應使用高頻扼流圈。 在高頻扼流圈連結的實際裝配中，經常使用中心有導線的高頻鐵氧體磁珠。 它可以在原理圖中用作電感器，在印刷電路板元件庫中為其單獨定義元件封裝和佈線。 手動將其移動到靠近公共接地線的適當位置。

(2) Design method of electromagnetic compatibility (EMC) in 印刷電路板

印刷電路板基材的選擇和印刷電路板層數的設定、電子元件的選擇和電子元件的電磁特性、元件的佈局、元件之間互連線的長度和寬度等都限制了印刷電路板的電磁相容性。 印刷電路板上的集成電路晶片是電磁干擾的主要能量來源。

1、高頻數位電路印刷電路板電磁相容（EMC）設計中的佈線規則

高頻數位信號電纜應較短，通常小於2英寸（5cm），越短越好。

主訊號線最好集中在印刷電路板板的中心。

時鐘生成電路應靠近印刷電路板板的中心，時鐘扇出應以菊花鏈或並聯管道接線。

電源線應盡可能遠離高頻數位信號線或由地線隔開。 電源的分佈必須是低電感（多通道設計）。 多層印刷電路板中的電源層與接地層相鄰，相當於電容器，起到濾波作用。 同一層上的電源線和地線應盡可能靠近。 電源層周圍的銅箔應收縮到兩個平面層之間距離的20倍，以確保系統具有更好的EMC效能。 不應分割地平面。 如果要將高速訊號線跨功率平面分開，則應在訊號線附近放置幾個低阻抗橋式電容器。

用於輸入和輸出端子的導線應儘量避免相鄰和平行。 最好在導線之間添加地線，以避免迴響耦合。

當銅箔的厚度為50um，寬度為1-1.5毫米時，通過2A的電流，導線的溫度將低於3℃。 印刷電路板板的導線應盡可能寬。 對於集成電路，尤其是數位電路的訊號線，通常使用4mil-12mil的線寬。 電源線和地線最好使用大於40mil的線寬。 導線的最小間距主要由導線之間的絕緣電阻和擊穿電壓决定。在最壞的情况下，通常選擇大於4mil的導線間距。 為了减少導線之間的串擾，必要時可以新增導線之間的距離，並且可以插入地線作為導線之間的隔離。

在印刷電路板的所有層中，數位信號只能在電路板的數位部分佈線，而類比信號只能在電路板的類比部分佈線。 低頻電路的接地應盡可能在單點並聯接地。 當實際接線困難時，可以將其部分串聯，然後並聯接地。 為了實現類比和數位電源的劃分，佈線不能跨越劃分的電源之間的間隙。 必須穿過分割電源之間間隙的訊號線應位於靠近大面積接地的佈線層上。

印刷電路板中的電源和接地引起兩個主要的電磁相容性問題，一個是電源雜訊，另一個是接地雜訊。 根據印刷電路板板電流的大小，儘量擴大電源線的寬度，降低回路電阻。 同時，使電源線和地線的方向與資料傳輸的方向一致，這有助於增强抗雜訊能力。 現時，電源和接地層的雜訊只能由經驗豐富的工程師根據經驗通過量測原型產品或去耦電容器的容量設定為預設值。

2、高頻數位電路印刷電路板電磁相容設計中的佈局規則

電路的佈局必須减少電流回路，並盡可能縮短高頻元件之間的連接。 敏感組件之間的距離不應太近，輸入和輸出組件應盡可能遠。

根據電路流程安排各功能電路單元的位置，使佈局便於訊號流通，訊號盡可能保持在同一方向。

以每個功能電路的核心部件為中心，圍繞其進行佈局。 元器件應均勻、整齊、緊湊地佈置在印刷電路板上，元器件之間的引線連接應儘量縮短。

印刷電路板被劃分為獨立合理的類比電路區和數位電路區，A/D轉換器跨分區放置。

印刷電路板電磁相容性設計的傳統方法之一是在印刷電路板的每個關鍵部件上配寘適當的去耦電容器。

（3）、信號完整性（SI）分析

信號完整性（信號完整性）稱為SI，是指訊號線上訊號的質量，以及訊號以電路中正確的定時和電壓響應的能力。

集成電路晶片（IC）或邏輯器件的高開關速度、終端組件的不正確佈局或高速訊號的不正確佈線可能導致反射、串擾、過沖和欠沖。 信號完整性問題（如未及點）和振鈴（振鈴）可能會導致系統輸出不正確的數據，電路可能無法正常工作，甚至根本無法工作。

印刷電路板信號完整性和設計

In 印刷電路板 設計, 印刷電路板 設計者需要綜合組件的佈局和佈線，以及在每種情况下應使用哪些SI問題解決方法，以更好地解决 印刷電路板板. 在某些情况下, IC的選擇可以决定SI問題的數量和嚴重性. 開關時間或邊緣速率是指IC狀態轉換的速率. 這個 faster the IC edge rate, SI問題的可能性越高. 正確終止設備非常重要.

减少信號完整性問題的常用方法 印刷電路板設計 is to add termination components on the transmission line. 在終止過程中, 有必要權衡組件數量的要求, 訊號切換速度和電路功耗. 例如, 添加終端組件意味著 印刷電路板 設計師的佈線空間更少, 在佈局過程的後期階段，添加終端組件將更加困難, 因為必須為新部件和接線預留適當的空間. 因此, 在 印刷電路板佈局, 有必要確定是否需要放置終端組件.