PCB技術 - PCB設計の電力管理アーキテクチャ

として 回路 基板 デザインがより複雑になる, 彼らは既存のハードウェアのパフォーマンスをプッシュし始める/電力管理アーキテクチャの限界. 現在4つの最も一般的に使用されて 回路基板 管理アーキテクチャ. すべてこれらの複雑なデザインをサポートするために使用することができますが, 彼らは多かれ少なかれ設計スケーラビリティによって譲歩や妥協を行う必要がある, ワークロード, またはコスト.

最近，回路基板管理アーキテクチャの第5のタイプが出現し，現在の設計作業負荷と建設コストを大幅に低減しつつ，現在では最高性能，安全性，柔軟性を提供できる。この記事は、この新しいアーキテクチャについて議論します。

概要

通常、私たちは 回路基板 2つの機能モジュール（図1）−負荷管理（Payload management）とハードウェア管理（hardware management）に分けられる。大部分 回路基板s負荷関数は全体の80%から90%を占めている プリント配線板エリア （データ/制御層/またはプロセッサ)。残りの10%から20%はハードウェア管理部である, ハードウェアレベル監視のために使用される/管理または家事.

最近までは、新しい新しい分散アーキテクチャが出現し、それは他のアーキテクチャよりもスケーラブルであり、より低いBOMコストで実装することができる。分散アーキテクチャの利点の理解を容易にするために、我々は最初に4つの最も一般的に使用されるハードウェア管理アーキテクチャ（図2 - 5）の電力管理機能を構築する方法を議論し、さらに分散アーキテクチャを探索する。

制御PLDに基づく電力管理アーキテクチャの比較

CPLDベースの電力管理とハウスキーピング、このアーキテクチャでは、電力管理機能は、オンボード制御PLD（CPLD）に追加されます。CPLDは、各DC−DCコンバータの入力パワーと、その前後の良音信号を監視する。cpldを使用して、負荷や回路のエラーを回避するために、負荷回路を電力供給するための信号を有効にする。CPLDは、電源がオンにされるときに負荷成分が動作を開始することができるかまたは電源が切られるときに停止することを確実にするために、リセット信号および電源信号のような論理信号を生成することもできる。また、停電または故障の検出の際に電源を安全に無効にするためのシーケンスを生成することにも責任がある。PLDは、イベント指向のソリューションをサポートしやすく、異なる失敗の組み合わせの別の応答を提供することができます。

CPLDベースのハードウェア管理システムは電力管理とハウスキーピング機能を実現できる

この種のデザインのために、すべての電源シーケンス、保護と制御機能は、通常、VHDLまたはVerilogで書かれるCPLDを使用して実行されます。

アドバンテージ

低コスト

直観的なアーキテクチャは、CPLDのタイミングロジックを簡単に新しいアプリケーションに調整することができます

デザインを実現するためにデザイン環境（一般的に使用されるVerilog）を使用します

イベント指向アーキテクチャは、様々な障害に柔軟に対応できる

ショート

各々の電源が2つの信号チャンネルを必要とするので、より大きい、より複雑なデザインは、より多くのCPLD

正確な検出は正確ではない（通常8 %から20 %のエラー率）と、電源電圧を監視できない傾向があり、結果として信頼性が低下する

自動測定機能（電力供給信号ではなく実際の電源電圧をモニタする）を追加するために、A／D変換器を追加しなければならず、回路基板のコストおよび複雑さを増加させる

必要な機能を構築するためにはボードレベルのエンジニア（デジタル回路の経験）を使用します。多くの場合、このタイプの技術者は電力供給の専門家ではない

電力管理ICを使用して、電力管理を設定し、家事のためにCPLDを使用する

この機能的に分割されたアーキテクチャにおいて、電力管理ICは、回路基板のDC－DCコンバータを監視して、シーケンシングすることに対して責任がある。電力管理ICは、電源の電圧を直接監視することができるので、微調整機能を行うこともできる。CPLDは、必要な制御、状態、およびハウスキーピング信号を生成するために、電源の電力状態を使用する。

これらのデザインは、しばしば、VPLLまたはVerilogを使用してCPLD論理が定義される間、電力管理IC機能を定義するためにGUIベースの構成ツールを使用します。

アドバンテージ

CYD I／Oの数を減らすためには、電力管理ICによって、旋風機能を有効にすることができる

ボードスペースは、より簡素化されたレイアウトとより少ないPCB層

電源電圧を直接監視することにより、電力管理ICは、より正確な全体的なシステムの健康情報を取得し、システムの安定性を向上させることができます

ショート

特に、複数の構成要素が要求されるときには、消費電力管理ICはBOMコストを増加させる

アーキテクチャはイベント指向の応答を提供することができます

複数の電力管理ICのための分割機能に関しては、より複雑な設計のためにシーケンスを調整するためには、特に困難になる

デザインプロセスが複数のツール（GUI + VHDL / Verilog）を使用しなければならないので、複数のエンジニアを必要とするかもしれません

CPLDは、MCUベースの電力管理機能を実装するハウスキーピング、およびPMBusを実装するために使用します。アーキテクチャは、デジタル制御点（DPOL）の電源シーケンスを制御するためにマイクロコントローラ（MCU）を使用する。MCUは、DPOL PMBUSを管理するために、電力管理バス（PMBUS）を使用して、I 2 Cバスに基づく2線通信プロトコルである。CPLDは、ボード上のハウスキーピング機能を担当し、アナログ制御インターフェース（APOL）を備えた任意の負荷DC - DCコンバータを制御する。ソフトウェア設計を簡素化するために，大部分のMCUベースの電力管理設計は時系列計画を採用する。

ソフトウェアベースの電力管理のもう一つの潜在的な欠点があります。そして、それは長い故障応答時間（通常、10～15ミリ秒、CPLDの応答時間がマイクロ秒である間）の必要です。より速い応答時間（またはイベント指向のシーケンス）を必要とする特定の欠点のために、CPLDは、第2の保護措置として追加することができる。

ソフトウェアベースの電力管理の実現は，mcuソフトウェアとcpld設計のためのvhdlまたはverilogを必要とする。

アドバンテージ

デザインは非常に簡単に調整されます

豊富なソフトウェア開発ツールは、MCUベースのソリューションを高速化し、デバッグに便利です。

は、迅速にデザインを変更するファームウェアをアップグレード

PCB設計を簡素化します

ショート

より多くの高価なボムコスト

イベント指向シーケンス要求の設計を調整するのは難しい

複数の設計ツールが必要です

要約する

デザインの複雑さを増す PCBレベルシステム, ハードウェア管理システムは設計ワークロードとBOMコストの増加する割合を説明する. 管理機能のいくつかまたはすべてを実装するためにCPLDとPOL電源の使用は、上記の傾向に起因する困難を軽減することができます, しかし、この時点でコストはつまずいたブロックになっている. 現在, 分散ハードウェア管理アーキテクチャ, とCPLDは、3線シリアルリンクを介して低コストのセンシングコンポーネントに接続することができます. 設計複雑性の低減に加えて, PCBスペース要件, アンドコスト, アーキテクチャはまた、様々なアナログとデジタルエンジニアのツールを使用して構築することができます.