PCB技術 - 高速PCB設計とは

電子システム設計の課題

システム設計の複雑さと統合の大規模改善, 電子システムデザイナ プリント回路基板 100 MHz以上の設計, そして、バスの動作周波数は50 MHz, また、100 MHzを超えるものもあった. 現在の設計の約50 %は50 MHzより大きいクロック周波数を有する, 約20 %のクロック周波数.

システムが50 MHzで働くとき、伝送線効果と信号完全性問題は起こります。システムクロックが120 MHzに達すると、高速回路設計知識を使用しない限り、従来の方法に基づくPCB設計は動作しない。したがって、高速回路設計技術は、設計手段をとらなければならない電子システム設計者になった。高速回路設計者の設計手法を用いるだけで，設計プロセスを制御できる。

高速回路とは

一般に、ディジタル論理回路の周波数が45 MHz〜50 MHzに達している場合には、この周波数以上で動作する回路は、電子回路全体の所与の量（例えば、1／3）を占め、高速回路と呼ばれる。

実際、信号のエッジの高調波周波数は、信号自体の高調波周波数よりも高い。信号伝送の予想外の結果を引き起こすそれは立ち上がりエッジと立ち下がり（または信号のジャンプ）です。したがって、回線伝搬遅延が1／2のデジタル信号の駆動端の立ち上がり時間よりも大きい場合には、高速信号であると考えられ、伝送線効果を生じることが一般的になっている。

信号伝送は、信号の状態が立ち上がり、立ち下がりなどの変化した瞬間に発生する。信号は、ドライバから受信機まで一定の時間を通過する。伝送時間が立ち上がりまたは立ち下がり時間の1／2未満である場合、信号が状態を変化する前に、受信機からの反射信号がドライバに到達する。逆に、信号が状態を変化させた後、反射信号はドライバに到着する。反射信号が強い場合、重畳波形は論理状態を変化させることができる。

高速信号の決定

以上のことから，伝送線路効果の発生条件を定義したが，回線遅延がドライバの信号立ち上がり時間の1／2より大きいかどうかを知ることができた。一般に、デバイスのマニュアルでは信号立ち上がり時間の典型的な値を与えることができ、実際の配線長によってPCB設計における信号移動時間を決定することができる。以下、信号立ち上がり時間と許容配線長（遅延）との対応を示す。

基板上の単位インチ当たりの遅延は0.167 nsである。しかし、多くのホール、ピン、およびネットワークケーブル上の制約がある場合、遅延が増加します。通常、高速論理デバイスの信号立ち上がり時間は約0.2 nsである。基板上にgaasチップがあれば，大きな配線長は7.62 mmである。

信号線伝搬遅延としてtrを信号立上り時間とtpdとして設定する。trが4 Tpdである場合、信号はセーフゾーンに落ちる。2 tpdのアノイリックtrが4 Tpdの場合，信号は不確定領域に落ちる。tr≒2 tpdならば、問題領域に信号が落ちる。不確かな問題領域に陥る信号については，高速配線法を用いる。

伝送線路とは

PCBボード上の配線は、以下に示す直列および並列キャパシタンス、抵抗およびインダクタンス構造と等価である。直列抵抗の典型的な値は0 . 25〜0 . 55オーム／フィートである。通常、絶縁抵抗のため、通常の抵抗は非常に高い。実際のPCB配線に寄生抵抗、容量、インダクタンスを加えた後、配線上の最終インピーダンスを特性インピーダンスZoと呼ぶ。ワイヤ径が広く、それが電源／グランドに近いか、または分離層の誘電率が高いほど、特性インピーダンスが小さくなる。伝送線路と受信端のインピーダンスが一致しなければ、出力電流信号と信号の最終安定状態が異なるため、受信端で信号を反射させ、信号送信器に戻って再び反射する。エネルギーが減少すると、信号の電圧および電流が安定するまで反射された信号の振幅は減少する。この効果は発振と呼ばれ、信号の立ち上がりエッジと立ち下がりエッジで信号の発振が見られる。

伝送線路効果

以上のように構成された伝送線路モデルに基づいて、伝送線路は、回路全体の設計に以下のような効果があると結論できる。

反射反射信号

遅延とタイミングエラー

複数の論理レベルしきい値交差誤りfalseスイッチング

とオーバーシュート

外接雑音

EMI放射線

5.1反射信号

ラインが正しく終端されていない場合（端末一致）、ドライバからの信号パルスは、受信機で反映され、信号プロファイルを歪ませる予期しない効果を引き起こす。歪み歪みが非常に重要であるとき、それは様々なエラーにつながることができます。そして、設計失敗に終わります。同時に、ノイズの感度に対する信号の歪みが増加し、また、設計上の障害を引き起こす。上記の状況が十分に考慮されないならば、EMIは大幅に増加します。そして、それは設計結果に影響を及ぼすだけでなく、システム全体の失敗も引き起こします。

反射信号の主な原因は以下の通りである。非整合終端伝送線路、過剰容量またはインダクタンス、およびインピーダンス不整合。

5.2遅れとタイミングエラー

信号遅延およびタイミングエラーは以下の通りである。信号は、論理レベルの高しきい値と低いしきい値との間で信号が変化する期間に変化しない。過度の信号遅延はタイミングエラーとデバイス機能障害につながるかもしれません。

問題は通常、複数の受信機がある場合に発生します。回路設計者は、設計が正しいことを確実にするために、悪いケースの時間遅れを決定しなければなりません。信号遅延の原因：ドライバはオーバーロードされ、ケーブルは長すぎます。

5.3複数の論理レベル交差しきい値エラー

信号はホッピング中に数回論理レベルの閾値を横切ることがあり、このタイプのエラーが生じる。論理レベルのしきい値誤差の多重交差は、信号発振の特別な形態であり、すなわち、論理レベルのしきい値の近くで信号発振が発生し、論理レベルのしきい値を越えて交差することにより論理障害が生じる。反射信号は，長すぎる配線，無終端伝送線路，過剰容量またはインダクタンス，インピーダンス不整合に起因する。

5.4オーバーシュートとダウンシュート

オーバーシュートとダウンシュートの2つの理由から来る：あまりにも長い行や信号があまりにも高速に変更します。ほとんどの素子受信機は入力保護ダイオードによって保護されているが、時にはこれらのオーバーシュートレベルは素子の供給電圧範囲を超え、素子を損傷する。

5.5クロストーク

クロストークは、信号が1つの信号線を通過するとき、関連する信号が、クロストークと呼ばれるPCBボード上の隣接する信号線に誘導されることを意味する。

信号ケーブルが近接して接地ケーブルになると、回線間距離が大きくなり、クロストーク信号が小さくなる。非同期信号およびクロック信号は、クロストークにより傾向がある。したがって、クロストークを除去する方法は、クロストーク信号を除去するかまたは深刻に妨害された信号を遮蔽することである。

5.6電磁波放射

電磁波放射に対する過度の電磁放射と感度を引き起こす電磁干渉（EMI）。EMIは、デジタルシステムが電源投入されると、周囲環境に電磁波を放射することを示し、周囲環境における電子デバイスの通常の動作に干渉する。主な理由は回路の動作周波数が高すぎてレイアウトや配線が不合理である。現在，emiシミュレーション用のソフトウェアツールがあるが，emiエミュレータは非常に高価であり，シミュレーションパラメータと境界条件を設定することは困難であり，シミュレーション結果の精度と実用性に直接影響する。デザインの各リンクにルール駆動と制御を実現するために、デザインの各リンクにEMIを制御するデザインルールを適用することが一般的である。