精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
VIAの基本概念
viaは重要なコンポーネントの一つです 多層PCB, そして、掘削のコストは、通常、PCB製造コストの30 %から40 %を占めている. 簡単に言えば, PCB上のすべての穴をビアと呼ぶことができる. 機能の観点から, ビアは、2つのカテゴリーに分けられることができます：1つは、層の間の電気接続のために使われます;もう一方は、装置を固定または位置決めするために使用される. 過程で, これらのビアは一般に3つのカテゴリーに分けられる, ブラインドビアス, 埋没ビアとビア. ブラインドビアは、上部と下部の表面に位置しています プリント回路基板 特定の深さ.
これらは、表面線と下の内側の線を接続するために使用されます。穴の深さは、ある比率（開口）を超えない。埋め込み穴は、回路基板の表面に延在しないプリント回路基板の内層に位置する接続孔を指す。上記2種類のホールは、回路基板の内層に位置し、積層前のスルーホール形成工程によって完成し、ビア形成時にいくつかの内層を重ね合わせてもよい。
第3のタイプはスルーホールと呼ばれ、回路基板全体を貫通し、内部配線や位置決め用ホールを取り付ける部品として用いることができる。スルーホールは、プロセスにおいて実装が容易であり、コストが低いので、プリント回路基板の大部分は、他の2種類のビアホールの代わりに使用される。以下のビアホールは、特に指定しない限りビアホールとする。
設計視点から, ビアは主に2つの部分から成る, 一つは中央のドリル穴です, もう一方は、ドリル穴の周りのパッド領域です. これらの2つの部品のサイズは、ビアのサイズを決定する. 明らかに, 高速で, 高密度PCB デザイン, 設計者は常にバイアホールが小さいことを望みます, より良い, より多くの配線スペースがボードに残ることができるように. 加えて, ビアホールは小さい, それ自身の寄生容量. より小さい, より高速な回路に適している. しかし, ホールサイズの縮小もコストの増加をもたらす, そして、ビアのサイズは無期限に減少できない. それは穴加工やめっきなどのプロセス技術によって制限される, 穴が長くなるほど穴が長くなる, 簡単に中央位置から逸脱することです穴の深さが穴の直径の6倍を超えるとき, 穴壁は銅で均一にめっきされることが保証されない. 例えば, 標準の厚さならば 6層PCBボード(through hole depth) is 50Mil, その後、通常の条件下で, PCB製造者が提供できる最小掘削直径は8 milに達することができる. レーザ穴あけ技術の開発, 穴の大きさは小さくて小さくできます. 一般に, 直径6ミリメートル以下のビアをマイクロホールと呼ぶ. Microvias are often used in HDI (High Density Interconnect Structure) デザインs. Microvia technology allows vias to be directly punched on the pad (Via-in-pad), 回路性能の大幅な向上と配線スペースの節約.
ビアは伝送線路上の不連続インピーダンスを有するブレークポイントとして現われ、これは信号反射を引き起こす。一般に、ビアの等価インピーダンスは、伝送線路のそれよりも約12 %低い。例えば、50オームの伝送線のインピーダンスは、ビアを通過するとき、6オームだけ減少する（具体的には、ビアのサイズ及び厚さに関連しており、絶対的な減少ではない）。しかし、ビアの不連続インピーダンスによる反射は、実際には非常に小さい。反射係数は（44−50）／（44＋50）＝0.06である。ビアに起因する問題は寄生容量とインダクタンスに集中している。インパクト.
図2は、ビアの寄生容量及びインダクタンス
ビア自体は寄生浮遊容量を有する. ビアの接地層上のはんだマスクの直径がD 2であることが知られている場合, ビアパッドの直径はD 1である, 厚さ PCBボード はTですか, 基板基板の誘電率は, ビアの寄生容量は約：C＝1である.Td 1/(D2-D1)
The main effect of the parasitic capacitance of the via on the circuit is to extend the rise time of the signal and reduce the speed of the circuit. 例えば, 厚さ50 milのPCBのために, if the diameter of the via pad is 20Mil (drilling diameter is 10Mils), そして、はんだマスクの直径は40 milである, そして、上記の式を用いてビアの大きさを近似することができる。寄生容量は、概ねC＝1である。.41 x 4.4 x 0.050 x 0.020/(0.040 - 0.020)=0.容量のこの部分に起因する立上り時間の変化はおよそ：T 10 - 90 = 2である.2C(Z0/2)=2.2 x 0 .31x(50/2)=17.0.05 ps
これらの値から、1つのビアの寄生キャパシタンスに起因する立ち上がり遅延の影響は非常に明白ではないが、ビアが層間にスイッチするためにトレースに複数回使用される場合、複数のビアが使用されることが分かる。設計は慎重に考慮しなければならない。実際の設計では、ビアと銅の面積（反パッド）の距離を大きくするか、パッドの直径を小さくすることにより、寄生容量を低減することができる。
寄生容量は寄生的なインダクタンスと同様にビアに存在する。高速デジタル回路の設計において、ビアの寄生インダクタンスに起因する害は、寄生容量の影響よりもしばしば大きい。その寄生直列インダクタンスはバイパスコンデンサの貢献を弱めて、全体の電力システムのフィルタリング効果を弱めます。我々は、ビアの寄生インダクタンスを単純に計算するために以下の経験式を使用することができます：Lは、ビアのインダクタンス、Hはビアの長さ、およびDは中心孔の直径である。ビアの直径はインダクタンスに小さい影響を与え、ビアの長さはインダクタンスに最大の影響を与えることが式から分かる。なお、上記の例を用いて、ビアのインダクタンスをL＝5.08 x 0と算出することができる。050［Ln（4×0.050／0.010）＋1］＝1.015 nh信号の立上り時間が1 nsであれば、等価インピーダンスはXL＝1／3＝90／19＝0.19μsecである。このようなインピーダンスは、高周波電流が通過すると無視されることはない。バイパスコンデンサは、電源プレーンと接地面とを接続するときに2つのビアを通過する必要があることに注意しなければならない。
3 viasの使い方
ビアの寄生特性の上記の分析を通して, それを見ることができます 高速PCB design, 一見単純なビアはしばしば回路設計に大きな負の効果をもたらす. ビアの寄生効果による悪影響を低減するために, 以下のようにします。
コストと信号品質の両方を考えて、サイズを通して妥当なサイズを選んでください。必要に応じて、異なるサイズのビアを使用することができます。例えば、電源または接地ビアについては、より大きなサイズを使用してインピーダンスを減少させ、信号トレースについて、より小さなバイアを使用することができる。もちろん、ビアのサイズが小さくなるにつれて、対応するコストが増加する。
上記の2つの式は、より薄いPCBの使用が、ビアの2つの寄生パラメータを減少させるのに有益であると結論付けられる。
3. 上の信号トレースの層を変更しないようにしてください PCBボード, それで, 不要なバイアを使用しないようにしてください.
4 .電源とグランドのピンを近くでドリルして、ビアとピンとの間のリード線をできるだけ短くしてください。等価インダクタンスを減少させるために平行に複数のビアを掘削することを検討した。
5 .信号変化層のビアの近くにいくつかの接地されたビアを配置し、信号の最寄りのリターンパスを提供する。PCB上にいくつかの余分な地面のビアを置くことさえできます。
6. 高密度用 高速PCBボード, あなたはマイクロビアを使用することができます.
