精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
VIAの基本概念
viaは重要なコンポーネントの一つです 多層PCB, そして、掘削のコストは、通常、PCB製造コストの30 %から40 %を占めている. 簡単に言えば, PCB上のすべての穴をビアと呼ぶことができる. 機能の観点から, ビアは、2つのカテゴリーに分けられることができます：1つは、層の間の電気接続のために使われます;もう一方は、装置を固定または位置決めするために使用される. 過程で, これらのビアは一般に3つのカテゴリーに分けられる, ブラインドビアス, 埋没ビアとビア. ブラインドビアは、プリント回路基板の上面および底面に位置し、ある深さを有する. これらは、表面線と下の内側の線を接続するために使用されます. The depth of the hole usually does not exceed a certain ratio (aperture). 埋め込みホールは、プリント回路基板の内側層に位置する接続孔を指す, これは回路基板の表面には及ばない.
上記2種類のホールは、回路基板の内層に位置し、積層前のスルーホール形成工程によって完成し、ビア形成時にいくつかの内層を重ね合わせてもよい。第3のタイプはスルーホールと呼ばれ、回路基板全体を貫通し、内部配線や位置決め用ホールを取り付ける部品として用いることができる。スルーホールは、プロセスにおいて実装が容易であり、コストが低いので、プリント回路基板の大部分は、他の2種類のビアホールの代わりに使用される。以下のビアホールは、特に指定しない限りビアホールとする。
設計の観点から、ビアは主に2つの部分で構成され、1つは中央のドリル穴であり、他方はドリル穴の周りのパッド領域である。これらの2つの部品のサイズは、ビアのサイズを決定する。明らかに、高速、高密度のPCB設計では、設計者は常に、ビアホールが小さい方が良いことを望むので、より多くの配線スペースを基板上に残すことができる。加えて、ビアホール、それ自身の寄生容量より小さい。小さい方が高速回路に適している。しかし、ホールサイズの縮小もコストの増大をもたらし、ビアの大きさを無期限に縮小することはできない。それは穴やメッキなどのプロセス技術によって制限されています：穴が小さいほど、穴が長くなるほど穴が長くなり、中央位置から逸脱するのが簡単ですまた、穴の深さが穴の直径の6倍を超えると、孔壁を銅で均一にメッキすることが保証できない。例えば、通常の6層PCBボードの厚さ（スルーホール深さ）が50ミルであれば、通常の条件下では、PCB製造者によって提供される最小穴径は8 milに達することができる。レーザ穴あけ技術の開発により，穴の大きさは小さく，小さくすることができる。一般的に直径6 mm以下のビアをマイクロホールと呼ぶ。マイクロビアは、HDI（高密度相互接続構造）設計でしばしば使用される。マイクロビア技術は、ビアをパッド上で直接パンチすることができます（パッドを通して）、それは回路性能を大いに改善して、配線スペースを節約します。
ビアは伝送線路上の不連続インピーダンスを有するブレークポイントとして現われ、これは信号反射を引き起こす。一般に、ビアの等価インピーダンスは、伝送線路の等価インピーダンスである。例えば、50オームの伝送線のインピーダンスは、ビアを通過するとき、6オームで減少する（具体的には、ビアのサイズ及び厚さに関連しているが、絶対縮小ではない）。しかし、ビアの不連続インピーダンスによる反射は、実際には非常に小さい。反射係数は（44−50）／（44＋50）＝0.06である。ビアに起因する問題は寄生容量とインダクタンスに集中している。インパクト.
図2は、ビアの寄生容量及びインダクタンス
ビア自体は寄生浮遊容量を有する。ビアの接地層上のハンダマスクの直径がD 2であることが知られている場合、ビアパッドの直径はD 1であり、PCB基板の厚さはTであり、基板基板の誘電率は、いずれも1である。
回路のビアの寄生容量の主な効果は、信号の立ち上がり時間を延長し、回路の速度を低下させることである。例えば、50 milの厚さのPCBについては、ビアパッドの直径が20ミル（直径が10ミル）であり、かつ、ハンダマスクの直径が40ミルであれば、上記の式によって貫通孔を近似することができ、寄生容量は概ね以下である。
C＝“1”41 x 44 x 0050 x 0020 /( 0.040 - 0.020 )= 0.31 ppf
キャパシタンスのこの部分による立上がり時間の変化量は、概ね以下である。
T 10 - 90 = 2.2 C ( Z 0 / 2 )= 2.2 x 0です。31 x（50 / 2）= 17.05 ps
これらの値から、1つのビアの寄生キャパシタンスに起因する立ち上がり遅延の影響は非常に明白ではないが、ビアが層間にスイッチするためにトレースに複数回使用される場合、複数のビアが使用されることが分かる。設計は慎重に考慮しなければならない。実際の設計では、ビアと銅の面積（反パッド）の距離を大きくするか、パッドの直径を小さくすることにより、寄生容量を低減することができる。
寄生容量は寄生的なインダクタンスと同様にビアに存在する。高速デジタル回路の設計において、ビアの寄生インダクタンスに起因する害は、寄生容量の影響よりもしばしば大きい。その寄生直列インダクタンスはバイパスコンデンサの貢献を弱めて、全体の電力システムのフィルタリング効果を弱めます。以下の実験式を用いて、単にビアの寄生インダクタンスを計算することができる。
l = " 5 " 08 h [ ln ( 4 h / d )+ 1 ]
ここで、Lはビアのインダクタンス、Hはビアの長さ、Dは中心孔の直径である。ビアの直径はインダクタンスに小さい影響を与え、ビアの長さはインダクタンスに最大の影響を与えることが式から分かる。なお、上記の例を用いて、ビアのインダクタンスをL＝5として計算することができる。050 [ LN ( 4 x 0.050 / 0.010 )+ 1 ] = 1.015 nh
信号の立ち上がり時間が1 nsであれば等価インピーダンスとなる。
このようなインピーダンスは、高周波電流が通過すると無視されることはない。バイパスコンデンサは、電源プレーンと接地面とを接続するときに2つのビアを通過する必要があることに注意しなければならない。
3 viasの使い方
ビアの寄生特性の上記の分析を通して, それを見ることができます 高速PCB デザイン, 一見単純なビアはしばしば回路設計に大きな負の効果をもたらす. ビアの寄生効果による悪影響を低減するために, 以下のようにします。
コストと信号品質の両方を考慮すると、サイズを介して合理的なサイズを選択します。必要に応じて、異なるサイズのビアを使用することができます。例えば、電源または接地ビアについては、より大きなサイズを使用してインピーダンスを減少させ、信号トレースについて、より小さなバイアを使用することができる。もちろん、ビアのサイズが小さくなるにつれて、対応するコストが増加する。
2. 上で議論した2つの公式を得ることができます, シンナーの使用 PCBボード ビアの2つの寄生パラメータを減らすのに有益です.
3 . PCBボード上の信号トレースの層を変更しないようにしてください。
4 .電源とグランドのピンを近くでドリルして、ビアとピンとの間のリード線をできるだけ短くしてください。等価インダクタンスを減少させるために平行に複数のビアを掘削することを検討した。
5 .信号変化層のビアの近くにいくつかの接地されたビアを配置し、信号の最寄りのリターンパスを提供する。PCB上にいくつかの余分な地面のビアを置くことさえできます。
6. 高密度用 高速PCBボード, あなたはマイクロビアを使用することができます.
