精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
Bluetoothデバイス、携帯電話と3 Gと4 G時代のラウンドの出現で、技術者はRF回路の設計スキルにますます注目を払う。無線周波数（RF）回路基板の設計は、しばしば理論上、多くの不確実性があるので、「ブラックアート」として記述されるが、この見解は部分的にのみ正しい。RF回路基板の設計には、無視するべきではない多くのガイドラインがあります。
しかし、実際の設計では、実際の実用的なスキルは、これらのガイドラインとルールを妥協する方法は、正確には、さまざまな設計の制約のために実装することはできません。もちろん、インピーダンスとインピーダンス整合、絶縁層材料、ラミネート、波長、および定在波を含む、議論する価値がある重要なRF設計トピックがあるので、これらは携帯電話のEMCとEMIに大きな影響を及ぼす。携帯電話のPCBのRFレイアウトを設計する際に満たさなければならない条件を以下にまとめる。
1.1は、高出力RF増幅器（HPA）と低雑音増幅器（LNA）をできるだけ隔離します。要するに、高電力RF送信回路を低電力RF受信回路から遠ざけておく。携帯電話には多くの機能と多くのコンポーネントがありますが、PCBスペースは小さいです。同時に、配線設計プロセスの最高限度を考慮すると、設計スキルのこれらの要件はすべて比較的高い。このとき、4つから6層のPCBsを同時に設計する必要がある。高電力回路はまた、RFバッファおよび電圧制御発振器（VCOS）を含むこともある。PCB上のハイパワーエリアに少なくとも全部の土地があることを確認してください。その上にビアがないのがベストです。もちろん、より多くの銅板、より良い。敏感なアナログ信号は、できるだけ高速デジタル信号とRF信号から遠く離れているべきです。
1.2の設計ゾーニングは、物理的なゾーニングと電気的なゾーニングに分けられることができます。物理的なゾーニングは、主にコンポーネントのレイアウト、方向性、シールドが含まれます電気的分配は、電力分配、RF配線、高感度回路及び信号、接地等の区分に分割することができる。
1.2.1物理的な分割を議論します。コンポーネントのレイアウトは、優れたRFデザインのキーです。最も効果的な技術は、まずRF経路上に部品を固定し、その方向を調整してRF経路の長さを最小にし、出力から入力を遠ざけ、高出力回路と低電力回路をできるだけ離すことである。
最も効果的な回路基板スタッキング法は、主層（主グラウンド）を第2層の表面層の下に配置し、RF層をできるだけ表面層上に歩くことである。RF経路上のビアサイズを最小にすることは、経路インダクタンスを減少させるだけでなく、主グラウンド上の偽のはんだ接合を低減することができ、また、ラミネート内の他の領域へのRFエネルギー漏れの可能性を低減することができる。物理的空間では、多段増幅器のような線形回路は通常、複数のRF領域を互いに分離するのに十分であるが、デュプレクサ、ミキサおよびIF増幅器／ミキサは、常に複数のRF／IF信号を互いに干渉しているので、この効果は慎重に最小化されなければならない。
1.2.2 RFとIFのルーティングは可能な限り横断し、可能な限り陸地によって分離される。正しいRFパスは、PCB全体の性能にとって非常に重要である。これは、通常、コンポーネントのレイアウトが、通常、携帯電話PCBの設計においてほとんどの場合に占める。携帯電話のPCBの設計においては、通常、低雑音増幅回路をPCBの一方側と他方側の高出力増幅器とに配置することができ、最終的には、デュプレクサを介して、RF端部およびベースバンドプロセッサ側の端部のアンテナにそれらを接続することができる。スルーホールが基板の片側から他方のRFエネルギーを転送しないことを確実にするためには、いくつかの技術が必要である。一般的な技術は両側にブラインドホールを使用することである。PCBの両側がRF干渉から自由である領域に、スルーホールを配置することによって、スルーホールの悪影響を最小にすることができる。時々、複数の回路ブロック間の十分な分離を確実にすることは不可能である。この場合、RF領域にRFエネルギーをシールドするために金属シールドを使用することが考えられる。金属シールドは、地面に溶接して、部品から適切な距離を保たなければなりません。したがって，貴重なpcb空間を占有する必要がある。シールドの完全性をできるだけ確保することは非常に重要です。金属シールドに入るデジタル信号線は、できるだけ内部層を通過し、配線層の下のPCB層は層である。RF信号線は、金属シールドの底部とグランドギャップの配線層の小さなギャップから出ることができるが、より多くのグラウンドをできるだけギャップの周囲に分散させ、異なる層の接地を複数のビアを介して接続することができる。
1.2.3適切で効果的なチップパワーデカップリングも非常に重要です。線形線と一体化された多くのRFチップは、電源ノイズに非常に敏感である。通常、各チップは、すべての電源ノイズがフィルタリングされることを保証するために最大4個のコンデンサおよび絶縁インダクタを必要とする。集積回路または増幅器は、しばしばオープンドレイン出力を有するので、プルアップインダクタは、高インピーダンスRF負荷および低インピーダンスDC電源を提供するために必要である。同様の原理は、インダクタ端部の電源の分離にも適用される。いくつかのチップは、複数の電源を動作させる必要がありますので、2つまたは3つのコンデンサとインダクタのそれぞれを分離する必要があります。インダクタは、中空コアトランスを形成し、互いに干渉信号を誘導するので、並列にはほとんど近接していないため、それらの間の距離は、少なくとも1つのデバイスの高さに等しくなければならず、相互インダクタンスを最小化するために直角に配置されるべきである。
1.2.4電気的なゾーニングの原則は、物理的なゾーニングと基本的に同じですが、それにもいくつかの他の要因が含まれます。携帯電話のいくつかの部分は、異なる動作電圧を採用し、バッテリの寿命を延ばすためにソフトウェアによって制御される。これは、電話が複数の電源を走らせる必要があることを意味します。電源は、通常、コネクタから導入され、すぐに回路基板の外部から任意のノイズをフィルタアウトし、スイッチまたはレギュレータのグループを通過した後に分配される。携帯電話PCB上の大部分の回路のDC電流はかなり小さいので、ルーティング幅は通常問題ではありません。しかし、伝送電圧降下を最小にするために、可能な限り広い電流ラインを高出力増幅器の電源に別々にルーティングしなければならない。あまりに多くの電流損失を避けるために、複数のビアが、1つの層から別の層へ電流を転送するために使用される必要がある。加えて、高出力増幅器のパワーピン端で完全に分離できない場合、高出力ノイズは基板全体に放射され、あらゆる種類の問題をもたらす。高出力増幅器の接地は非常に重要であり，しばしば金属シールドを設計する必要がある。ほとんどの場合、RF出力がRF入力から離れていることを保証することも重要である。これは増幅器、バッファおよびフィルタにも当てはまる。最悪の場合、増幅器及びバッファの出力が適切な位相及び振幅で入力にフィードバックされると、自励発振を生じ得る。最高に、彼らはどんな温度と電圧ででも安定に動くことができます。実際、それらは不安定になり、RF信号にノイズおよび相互変調信号を追加することができる。RF信号線が入力からフィルタの出力に巻き戻されなければならない場合、フィルタのバンドパス特性を重大に損傷することがある。入力と出力を分離するためには、フィルタの周囲にグランドの円を配置し、フィルタの下側の領域にグランドの一部を配置し、フィルタの周囲のメイングラウンドに接続する必要がある。また、可能な限りフィルタピンから遠くにフィルタを通過する必要がある信号ラインを維持する良い方法です。
さらに、ボード全体の全ての部品の接地は非常に慎重でなければならない。そうでなければ結合チャネルが導入される。時々、シングルエンドまたはバランスのとれたRF信号線を選択することができる。クロス干渉とEMC / EMIの原理もここで適用されます。バランシングRF信号線は、それらが正しく発送されるならば、雑音および交差干渉を減らすことができるが、それらのインピーダンスは通常比較的高い。そして、インピーダンス整合信号源、ルーティングおよびロードを得るために妥当な線幅を維持することは困難であるかもしれない。バッファは、同じ信号を2つの部分に分割し、異なる回路を駆動することができるので、分離効果を改善するために使用することができる。特に、局部発振器は、複数のミキサを駆動するバッファを必要とする。ミキサがRF周波数でコモンモード分離状態に達すると、適切に動作しない。バッファは、異なる周波数でインピーダンス変化を分離することができ、回路が互いに干渉しないようにすることができる。バッファは設計に非常に役立つ。それらは、駆動されるべき回路に密接に追従することができ、従って、高出力出力線は非常に短い。バッファの入力信号レベルが比較的低いので、それらはボード上の他の回路に干渉を生じさせない。電圧制御発振器（VCO）は、変化する電圧を変化する周波数に変換することができ、これは高速チャネルスイッチングのために使用されるが、制御電圧のトレースノイズを小さな周波数変化に変換し、これによりRF信号にノイズを加える。
最初に、制御線の予想される帯域幅はDCから2 MHzまで及ぶかもしれません、そして、フィルタリングによってそのような広帯域雑音を除去するのはほとんど不可能です第二に、VCO制御ラインは、通常、周波数を制御するフィードバックループの一部である。それは多くの場所でノイズを導入することがあります。したがって、VCO制御線は非常に慎重に扱わなければならない。RF配線の下のグランドが固体であることを確認し、すべてのコンポーネントは、主グラウンドにしっかりと接続され、ノイズを引き起こす可能性のある他の配線から分離される。加えて、VCOの電源が完全に分離されていることを保証するために、VCOのRF出力がしばしば比較的高いレベルであるので、VCO出力信号は他の回路と干渉するのが容易であるので、特別な注意をVCOに支払わなければならない。実際には、VCOはしばしばRF領域の端に配置され、時には金属シールドを必要とする。共振回路（送信機および受信機のための1つ）はVCOに関連するが、それ自身の特性も有する。要するに、共振回路は容量ダイオードを有する並列共振回路であり、これはVCO動作周波数を設定し、RF信号に音声またはデータを変調するのを助ける。すべてのVCOの設計原理は、共振回路にも適用される。共振回路はかなりの数の構成要素、基板上の広い分配領域を含み、通常高周波数で動作するので、共振回路は通常ノイズに非常に敏感である。信号は、通常、チップの隣接するピン上に配置されるが、これらの信号ピンは、動作するために比較的大きなインダクタおよびコンデンサと協働する必要があり、それによって、これらのインダクタおよびコンデンサの位置が近くなければならなくて、ノイズに敏感な制御ループに接続される必要がある。これをするのは簡単ではない。
自動利得制御（agc）増幅器も容易な問題である。送信回路と受信回路の両方にAGC増幅器がある。AGC増幅器は、通常、効果的にノイズを除去することができる。しかしながら、携帯電話は、送信されて受信された信号強度の急速な変化に対処する能力を有するので、AGC回路はかなり広い帯域幅を有することが必要である。AGC回路の設計は、演算増幅器の短い入力ピンと短いフィードバック経路に関連する良好なアナログ回路設計技術に従わなければならない。同様に、良好な接地も必須であり、チップの電源はよく分離されなければならない。入力または出力で長い行を取る必要があるなら、それを出力で取るほうがよいです。通常、出力のインピーダンスは非常に低く、ノイズを誘導することは容易ではない。一般に、信号レベルが高いほど、他の回路にノイズを導入することが容易になる。すべてのPCB設計では、デジタル回路をできるだけ遠くにアナログ回路から遠ざけるのが一般的な原理であり、RF PCB設計にも適用可能である。信号線を遮蔽して、分離するのに用いられる一般的なアナロググランドとグラウンドは、通常等しく等しく重要です。したがって、設計の初期段階では、慎重な計画、包括的なコンポーネントのレイアウトと徹底的なレイアウト*見積もりは非常に重要です。同様に、RFラインは、アナログラインおよびいくつかの重要なデジタル信号から遠ざかるべきである。すべてのRF配線、パッド、および部品は、できるだけ銅を接地することで満たされるべきであり、可能な限り主グラウンドに接続しなければならない。RFルーティングが信号線を通過しなければならないならば、RFルーティングに沿って主な地面に接続しているグランドの層を横たえてください。不可能であれば、それらが交差することを確認し、容量結合を最小化することができる。同時に、各々のRF線のまわりでより多くのグラウンドをできるだけ多く分配して、それらを主な地面に接続してください。加えて、並列RFルート間の距離を最小にすることは、誘導結合を最小にすることができる。固体全体の接地板が表面層の下の第1の層に直接配置されるとき、絶縁効果は最適である。PCBボードの各層に、できるだけ多くの地面を置き、それらをメイングラウンドに接続します。内部信号層と電力分配層におけるプロット数を増加させるためにルーティングを可能な限り近接させ、適切にルーティングを調整して、接地接続ビアを表面上の孤立プロットに配置することができる。小さなアンテナのようにノイズをピックアップまたは注入するので、PCB層上の自由なグラウンドの発生は避けるべきである。ほとんどの場合、メインの場所に接続できない場合は、削除してください。
1.3携帯電話のPCBのデザインでは、以下の側面に大きな注意を払う必要があります
電力供給及び接地線の1.3.1処理
PCB基板全体の配線が完成したとしても、電源と接地線の無関心な配慮による干渉は、製品の性能を低下させ、製品の成功率にも影響を与えることがある。したがって、電気及び接地線の配線は、電気及び接地線によって発生するノイズ干渉を最小にするために真剣に取られ、製品の品質を確保する必要がある。電子製品設計に携わるエンジニアはすべて、接地線と電力線の間のノイズの原因を理解する。ここでは、ノイズ抑制の低減のみについて説明する。
（1）電源と接地線との間にカップリング容量を付加することは周知である。
（2）電源線と接地線の幅をできるだけ広くし、好ましくは接地線幅を電源線幅より広く、接地線＞電源線＞信号線とする。一般的に、信号線幅は0.2〜0.3 mm、最薄幅は0.05〜0.07 mm、電力線は1.2〜2.5 mmである。デジタル回路のPCBについては、広い接地線を使用して回路を形成することができ、すなわち接地グリッドを形成することができる（アナログ回路のグランドはこの方法では使用できない）
（3）グランド配線として銅層の大面積を使用し、未使用箇所をプリント基板上に接地線として接続する。あるいは多層基板にでき、電源と接地線はそれぞれ1階を占める。
ディジタル回路とアナログ回路の共通グラウンド処理
現在、多くのPCBsは、もはや単一機能回路（デジタルまたはアナログ回路）ではなく、デジタル回路とアナログ回路の混合で構成される。このため、特に接地線上のノイズ干渉を考慮する必要がある。ディジタル回路の周波数は高く，アナログ回路の感度が強い。信号線については、高周波信号線はできるだけ遠く離れた感度の高いアナログ回路装置から遠い。接地線については、PCB全体が外側に1つのノードしかないので、デジタルおよびアナログ共通グラウンドの問題はPCB内部で扱われなければならない。実際には、ボード内のデジタルグラウンドとアナロググラウンドは分離され、それらは互いに接続されていません。PCBと外部の世界（例えばプラグなど）の間のインタフェースでのみです。デジタルグラウンドとアナロググランドの間に短絡があります。つの接続点があることに注意してください。いくつかは、PCB上では一般的ではありません。
1.3.3信号線は電気（接地）層上に配置される
多層プリント基板を配線する場合、信号線層には多くのラインが残っていない。より多くの層を追加する無駄を引き起こす、生産のための特定のワークロードを増加し、それに応じてコストを増加させる。この矛盾を解決するために、電気（接地）層の配線を考慮することができる。電力層は最初に考慮されるべきであり、続いて地層が続く。それが形成の完全性を維持するのが最善であるので。
大面積導体の接続脚の1.3.4処置
大面積接地（電気）では，共通部品の足を接続し，接続脚の扱いを総合的に考慮する必要がある。電気的性能に関しては、構成脚のボンディングパッドは完全に銅表面と接続されているが、部品の溶接および組立にはいくつかの不利な危険がある。溶接は高出力ヒーターを必要とする。2 .誤はんだ接合の原因は容易である。したがって、電気的性能及びプロセスの必要性を考慮して、熱シールドと呼ばれ、一般的に熱として知られている十字形パッドが作られる。このように、溶接中の断面の過度の放熱による誤ったはんだ接合の可能性を大幅に低減することができる。多層基板の接地（接地）脚の処理は同じである。
配線におけるネットワークシステムの機能
多くのcadシステムでは，ネットワークシステムに従ってルーティングを決定する。グリッドは高密度であり、パスが増加しているが、ステップは小さすぎて、マップフィールドのデータ量が大きすぎて、装置の記憶空間に要求される必要性が高くなり、また、オブジェクトコンピュータ電子製品の動作速度に大きな影響を与える。部品足のパッドや取付穴や固定穴によって占められているような経路は無効である。あまりにも粗いグリッドとあまりにも少ないパスは、配信レートに大きな影響を与える。したがって、配線をサポートするために、高密度で合理的なグリッドシステムが必要である。標準的な構成要素の足の間の距離は0.1インチ（2.54 mm）であるので、グリッドシステムの基礎は、通常、0.1インチ（2.54 mm）または0.1インチ未満の0.1インチ（例えば0.05インチ、0.025インチ、0.02インチ）などとしてセットされます。
1.4高周波PCB設計の技術と方法は以下の通りです。
1.4.1 45度の傾斜角は、伝送損失の低減のために伝送路のコーナーに採用される
1.4.2高性能絶縁回路基板は、レベルによって厳密に制御される絶縁定数値を採用しなければならない。この方法は，絶縁材料と隣接配線との間の電磁界の効果的な管理に資する。
1.4.3高精度エッチング用のPCB設計仕様を改良する。＋／−0007インチの総線幅誤差の指定、アンダーカット及び配線形状の管理、配線側壁のメッキ条件の指定を考える。マイクロ波周波数に関連した表皮効果の問題を解決し，これらの仕様を実現するためには，配線（ワイヤ）形状と被覆面の総合管理が重要である。
1.4.4突き出ているリードはタップインダクタンスを持ちます、そして、リードによる構成要素は避けられなければなりません。高周波環境では、表面実装部品が好ましい。
1.4.5信号ビアのために、このプロセスがVIAでリードインダクタンスにつながるので、敏感な基板上のビア加工（PTH）プロセスを使用することを避ける必要がある。
1.4.6豊富な地上飛行機を提供する。これらの接地層を接続して回路基板上の3次元電磁場の影響を防止するために、成形孔を使用する。
1.4.7非電解ニッケルメッキ又は金浸漬工程を選択し、電気メッキにはHASL法を使用しない。この電気メッキ面は、高周波電流に対してより優れた表皮効果をもたらすことができる（図2）。加えて、この非常に溶接可能なコーティングは、より少ないリードを必要とします。
ソルダーレジスト層は、はんだペーストの流れを防止することができる。しかし，厚さの不確実性と絶縁性能の不確実性のため，全板表面はソルダーレジスト材料で覆われ，マイクロストリップ設計における電磁エネルギーの大きな変化につながる。ソルダーレジスト層としては、一般に半田ダムを用いる。電磁界.この場合，マイクロストリップから同軸ケーブルへの変換を管理する。同軸ケーブルでは、接地線層はリングインターリーブされ、均一に間隔を置いている。マイクロストリップでは、接地面はアクティブラインの下にある。これは、設計において理解され、予測され、考慮される必要があるいくつかのエッジ効果を導入する。もちろん、この不一致はまた、バック損失につながる。雑音と信号干渉を避けるためにこの不整合を最小化しなければならない。
1.5 EMCデザイン
電磁的適合性は、様々な電磁環境において、電子機器が協調的かつ効果的に動作する能力を意味する。emc設計の目的は，あらゆる種類の外部干渉を抑制し，電子機器を特定の電磁環境で正常に動作させるだけでなく，電子装置自体の他の電子機器への電磁干渉を低減することである。
1.5.1適切な導体幅を選択する
プリント配線上の過渡電流による衝撃干渉は主にプリント配線のインダクタンスに起因するため、プリント配線のインダクタンスを極力小さくする必要がある。プリント配線のインダクタンスは長さに比例し，その幅に反比例する。したがって、短線で正確なワイヤは干渉を抑制するのに有益である。クロックリード、ロウドライバまたはバスドライバの信号線は、大きな過渡電流をしばしばもたらし、プリント配線はできるだけ短くする必要がある。個別部品の回路については、印刷ワイヤ幅が約1.5 mmであるとき、それは完全に要件を満たすことができる集積回路の場合、印刷ワイヤの幅は0.2～1.0 mmの間で選択することができる。
1.5.2正しい配線戦略を採用
等しいルーティングの使用は導体インダクタンスを減少させることができるが、導体間の相互インダクタンスおよび分布キャパシタンスは増加する。レイアウトが可能であれば、よく形成されたネットワーク配線構造を使用するのがベストである。具体的な方法としては、プリント基板の片面が水平に配線され、他方の側が縦方向に配線されており、このとき、クロスホールで金属孔が接続されている。
1.5.3プリント板導体間のクロストークを抑制するために、配線の設計において可能な限り長距離の等しいルーティングを避けるようにし、ワイヤ間距離をできるだけ開放し、信号線、接地線及び電源線をできるだけ横断してはならない。干渉に対して非常に敏感ないくつかの信号線の間には、接地されたプリントラインが設定され、クロストークを効果的に抑制することができる。
1.5.4高周波信号がプリント配線を通過する際に発生する電磁波を避けるためには、プリント配線板の場合、以下の点に留意する。
（1）プリント配線の断線を最小限に抑える。例えば、ワイヤの幅は急に変化しない。ワイヤの角は90度より大きく、円形のルーティングは禁止される。
（2）クロック信号リードは電磁放射妨害を発生させる可能性が高い。ルーティングするとき、それは接地回路に近く、ドライバはコネクタに近くなければならない。
（3）バスドライバは駆動すべきバスの隣にある。プリント回路基板を残すリードについては、ドライバはコネクタの近くになければならない。
（4）データバスの配線を2本の信号線間に信号グランド線で挟む。後者はしばしば高周波電流を運ぶので、接地ループを最も重要なアドレスリードの隣に配置するのがベストである。
（5）高速・中速・低速の論理回路をプリント基板上に配置する場合、図1のように構成する。
1.5.5反射干渉の抑制
印刷ラインの端子における反射干渉を抑制するためには、特別なニーズに加えて、プリントラインの長さをできるだけ短くし、回路を低速にしなければならない。必要に応じて、端子整合を付加することができ、すなわち、伝送線路の端部のグランドおよび電源端子に同じ抵抗値の整合抵抗を付加することができる。経験によると，プリントラインが10 cm以上の場合，一般的に高速でttl回路に対して端子整合策を採用すべきである。整合抵抗の抵抗値は、出力電流の最大値と集積回路の吸収電流により決定する。
1.5.6差動信号線配線戦略を回路基板設計に採用する
非常に近接した配線を有する差動信号対も、互いに密接に結合され、EMI発光を低減する。通常、差動信号も高速信号であるので、伝送線路の信号線を設計する場合には、通常、差動信号のレイアウトに高速設計ルールが適用される。これは、信号線の特性インピーダンスが信号線を通じて連続的であることを保証するために信号線の配線を慎重に設計し、一定を維持しなければならないことを意味する。差動ペアのレイアウトと配線の間、差動対の2つのPCBラインが完全に一貫していることを願っています。これは、実際の用途では、差動線対のPCBラインが全く同じインピーダンスを有し、配線長が正確に同じであることを保証するために最善を尽くすべきである。差動PCBラインは通常ペアで配線され、それらの間の距離はラインに沿った任意の位置で一定のままである。一般に、差動ライン対のレイアウトおよびルーティングは、できるだけ常に近い。
