精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
1. の観点から SMT処理 溶接, BGAパッケージの開発
smt溶接の観点から，bgaチップの実装耐性は0 . 3 mmであり，従来のqfpチップ実装精度0 . 08 mmよりもはるかに低い。一般的に言えば、SMTのパッチの校正と配置は、小さな指のサイズのスペースで行われるか、さらに小さい場合、より大きな配置公差は、より高い信頼性と配置精度を意味します。
そして、大規模集積回路は400 I／O電極ピンを有し、ピン間隔は1.27 mmであり、従来のQFPチップは4辺を有し、各側は100ピンであり、最終的には、辺長は少なくとも127 mmであり、チップ面積面積は160（平方センチメートル）であると仮定する。
処理のためにBGAパッケージを使うなら, ファイナルの電極ピン SMTチップ are evenly arranged under the chip in a 20*20 row, そして、側の長さは25だけである必要があります.最大4 mm, and the volume is less than 7 (square centimeters). .
上記の分析から、2つの大きな改善ができます。
チップはんだピン数の減少
と言うように：“より多くのあなたが行うより多くのミスを行う。”反対に、溶接の数や手順をできるだけ少なくするので、エラーの確率は少なくなる。したがって、はんだ付けピンの数を減らすことは、溶接の品質及び信頼性を向上させることができる重要な方法である。BGAパッケージには伝統的なQFPパッケージと比較して巨大な技術的利点と開発可能性があることは間接的に言うことができます。
2：溶接体積が小さくなる
テスラCEO Elon Muskの皮膚ディスプレイから皮膚ディスプレイまで、我々が見るものは、技術的進歩だけでなく、高度に知的で小型化された製品のアプリケーションでもあります。空に数キログラムのコンピューターがあるので、はんだ付け量の変更も将来の開発傾向に適合し、BGAパッケージの巨大なより遅い利点でもある。
したがって、それが労働と材料のPCBAパッケージまたは将来の開発傾向からあるかどうか、BGA包装の我々の発展は明るいに違いありません。
第2に、SMTパッチ処理のはんだ接合上の不十分なスズの主な理由
smtパッチ処理では，はんだ付けは回路基板の性能と外観に関連する重要なリンクである。実際の製造および加工では、一般的なはんだ接合のようないくつかの理由により、はんだ付けが悪くなる可能性がある。完全ではなく、直接SMTパッチ処理の品質に影響を与えます。それで、錫がSMTパッチ処理で完全でない理由は何ですか？weilishi smtパッチ処理の製品検査要件を紹介した。
SMTパッチ処理のはんだ接合部における不十分なTiNの主な理由
はんだペースト中のフラックスの濡れ性は良好であり、良好なタインニングの要求を満たすことができない。
はんだペースト中のフラックスの活性は、PCBパッド又はSMD半田付け位置上の酸化物を除去するのに十分ではない
はんだペースト中のフラックスのフラックス膨張率は高すぎ、空隙は現れやすくなる
PCBパッド又はSMD半田付け位置は、酸化効果を有し、これは、ピンニング効果に影響する
はんだ接合部におけるはんだペーストの不足量は、はんだ付け及び空格子点が不十分となる。
また、はんだ接合部に錫が不足している場合には、使用前に半田ペーストが完全に撹拌されておらず、フラックスや錫粉が完全に溶けないことがある。
7 .予熱時間が長すぎたり、予熱温度がリフローはんだ付け時には高すぎるので、はんだペーストのフラックス活性が低下する。
現在, 大部分 SMTチップ処理メーカ adopt advanced testing equipment to monitor the quality of the production process. リフローはんだ付け工程中, aoi検査装置は一般に品質管理に使用される. 品質管理プロセスの自動パラメータ調整とフィードバックの高いコストのために, マニュアル設定が必要です. この状況下で, 電子的なパッチ会社は、いくつかの実用的で効果的な仕様とシステムを定式化するのがさらに必要です, 厳密に確立された仕様を実装する, 手動監視によるプロセス安定性の達成. 電子パッチ価格の品質管理仕様の定式化, オペレータの応答能力と機器の制御は非常に重要である.
