Leiterplattentechnisch - Parasitische Kapazität von Leiterplatten-Durchkontaktierungen

Die Via selbst hat eine parasitäre Kapazität zum Boden. Wenn bekannt ist, dass der Durchmesser des Isolationslochs auf der Bodenschicht des Durchgangs D2 ist, der Durchmesser des Durchgangspads ist D1, die Dicke der Leiterplatte ist T, und das Substratdielektrikum ist Changshu Is ε, dann ist die parasitäre Kapazität des Durchgangs ungefähr wie folgt:

C=1.41εTD1/(D2-D1)

Der Haupteffekt der parasitären Kapazität des Durchgangslochs auf der Schaltung besteht darin, die Anstiegszeit des Signals zu verlängern und die Geschwindigkeit der Schaltung zu verringern. Zum Beispiel für eine Leiterplatte mit einer Dicke von 50Mil, wenn der Innendurchmesser 10Mil ist, ist der Paddurchmesser 20Mil Für das Via ist der Abstand zwischen dem Pad und dem Boden-Kupferbereich 30Mil, dann können wir den ungefähren Wert der obigen Formel verwenden, um die parasitäre Kapazität des Via zu berechnen:

C=1.41x4.4x0.05x0.02/(0.032-0.020)=0.517pF, die Änderung der Anstiegszeit verursacht durch diesen Teil der Kapazität ist:

T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps. Aus diesen Werten lässt sich ablesen, dass der Effekt der Anstiegsverzögerung, die durch die parasitäre Kapazität eines einzelnen Durchgangs verursacht wird, zwar nicht offensichtlich ist, wenn das Durchgang mehrfach in der Leiterbahn zum Umschalten zwischen Schichten verwendet wird, der Designer dennoch sorgfältig überlegen sollte.

Erstens, die parasitäre Induktivität des

Ebenso gibt es parasitäre Kapazitäten in Vias und parasitäre Induktivitäten. Bei der Konstruktion von Hochgeschwindigkeits-Digitalschaltungen ist der Schaden, der durch die parasitären Induktivitäten von Durchkontaktierungen verursacht wird, oft größer als der Einfluss parasitärer Kapazität. Seine parasitäre Reiheninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromsystems. Die folgende Formel kann verwendet werden, um einfach die parasitäre Induktivität eines Via zu berechnen:

L=5.08h[1n(4h/d)+1] wobei L sich auf die Induktivität des Durchgangs bezieht, h ist die Länge des Durchgangs und d ist der Durchmesser des Mittellochs. Aus der Formel ist ersichtlich, dass der Durchmesser des Durchgangs einen geringen Einfluss auf die Induktivität hat und die Länge des Durchgangs den größten Einfluss auf die Induktivität hat. Anhand des obigen Beispiels kann die Induktivität des Durchgangs wie folgt berechnet werden:

L-5.08x0.050[1n(4x0.050/0.010)+1]=1.015nH. Wenn die Anstiegszeit des Signals 1ns ist, dann ist seine äquivalente Impedanz: XL=πL/T10-90=3.19Ω. Eine solche Impedanz kann nicht mehr ignoriert werden, wenn Hochfrequenzströme passieren. Besonderes Augenmerk sollte darauf gelegt werden, dass der Bypass-Kondensator beim Verbinden der Leistungsebene und der Masseebene zwei Durchgänge durchlaufen muss, damit die parasitäre Induktivität der Durchgänge exponentiell zunimmt.

2. Via Design in Hochgeschwindigkeits-PCB

Durch die obige Analyse der parasitären Eigenschaften von Durchkontaktierungen können wir sehen, dass im Hochgeschwindigkeits-PCB-Design scheinbar einfache Durchkontaktierungen oft große negative Auswirkungen auf das Schaltungsdesign haben. Um die negativen Auswirkungen, die durch die parasitären Effekte der Vias verursacht werden, zu reduzieren, kann im Design Folgendes getan werden:

1. Unter Berücksichtigung von Kosten und Signalqualität wählen Sie eine angemessene Größe über Größe. Zum Beispiel ist es für das 6-10-Schicht-Speichermodul PCB-Design besser, 10/20Mil (gebohrt/pad) Durchgänge zu verwenden. Für einige High-Density Small-Size-Boards kannst du auch 8/18Mil verwenden. Loch. Unter aktuellen technischen Bedingungen ist es schwierig, kleinere Durchkontaktierungen zu verwenden. Bei Strom- oder Masseverbindungen können Sie erwägen, eine größere Größe zu verwenden, um die Impedanz zu reduzieren.

2. Die beiden oben diskutierten Formeln können geschlossen werden, dass die Verwendung eines Verdünnungsmittels PCB ist vorteilhaft um die beiden parasitären Parameter des.

3. Die Signalspuren auf der Leiterplatte sollten nicht so weit wie möglich verändert werden, das heißt, versuchen Sie, keine unnötigen Durchkontaktierungen zu verwenden.

4. Die Strom- und Erdungsstifte sollten in der Nähe gebohrt werden. Je kürzer die Leitung zwischen der Via und dem Pin, desto besser, da sie die Induktivität erhöhen. Gleichzeitig sollten die Strom- und Masseleitungen so dick wie möglich sein, um die Impedanz zu reduzieren.

5. Platzieren Sie einige geerdete Durchkontaktierungen in der Nähe der Durchkontaktierungen des Signallagenwechsels, um die nächste Schleife für das Signal bereitzustellen. Es ist sogar möglich, eine große Anzahl weiterer Masseverbindungen auf der Leiterplatte zu platzieren. Natürlich muss das Design flexibel sein. Das zuvor besprochene Via-Modell ist der Fall, wenn es Pads auf jeder Schicht gibt, und manchmal können die Pads einiger Schichten reduziert oder sogar entfernt werden. Insbesondere bei einer sehr hohen Dichte von Durchkontaktierungen kann es zur Bildung eines Schlitzes führen, der die Schleife in der Kupferschicht trennt. Um dieses Problem zu lösen, können Sie neben der Verschiebung der Position des Durchgangs auch erwägen, das Durchgangs auf der Kupferschicht zu platzieren. Die Padgröße wird reduziert.