Leiterplattentechnisch - CPLDs PCB Design Power Management Architektur

Als Leiterplatte Entwürfe werden komplexer, Sie beginnen, die Leistung der vorhandenen Hardware zu erhöhen/Strommanagement-Architekturen an ihre Grenzen. Es gibt derzeit vier am häufigsten verwendete Leiterplatte Verwaltungsarchitekturen. Obwohl alle verwendet werden können, um diese komplexen Designs zu unterstützen, Sie müssen mehr oder weniger Zugeständnisse oder Kompromisse in Bezug auf Design-Skalierbarkeit machen, Arbeitsbelastung, oder Kosten.

Vor kurzem ist die fünfte Art von Leiterplattenmanagementarchitektur erschienen, die derzeit die höchste Leistung, Sicherheit und Flexibilität bieten kann und gleichzeitig die Entwurfsauslastung und die Baukosten erheblich reduziert. In diesem Artikel wird diese neue Architektur diskutiert, wobei der Fokus auf die Energieverwaltungsfunktionen liegt, die sie bietet.

Übersicht

Wir teilen normalerweise eine Leiterplatte into two functional modules (Figure 1)-load management (Payload Management) and hardware management (Hardware Management). Für die meisten Leiterplattes, Die Lastfunktion macht 80% bis 90% des gesamten Leiterplattenbereich (data/Kontrollschicht und/or processor). Die verbleibenden 10% bis 20% sind der Hardware-Management-Teil, das zur Durchführung der Überwachung auf Hardware-Ebene verwendet wird/Kontrolle oder Housekeeping.

Bis vor kurzem ist eine brandneue dezentrale Architektur entstanden, die skalierbarer ist als andere Architekturen und zu niedrigeren Stücklistenkosten implementiert werden kann. Um das Verständnis der Vorteile der verteilten Architektur zu erleichtern, diskutieren wir zunächst, wie die Energieverwaltungsfunktion der vier am häufigsten verwendeten Hardware-Management-Architekturen aufgebaut werden kann (Abbildung 2-5), und dann die verteilte Architektur weiter erforschen.

Vergleich der Power Management Architektur basierend auf PLD Steuerung

CPLD-basiertes Energiemanagement und Housekeeping, in dieser Architektur werden dem Bordsteuerungs-PLD (CPLD) Leistungsmanagement-Funktionen hinzugefügt. Die CPLD überwacht die Eingangsleistung und das Signal des DC-DC-Wandlers. Verwenden Sie CPLD, um Timing-Algorithmus zu implementieren, um ein Signal "Enable" zum Einschalten des Lastkreises zu generieren, um Schäden oder Logikfehler zu vermeiden. Die CPLD kann auch Logiksignale wie Reset- und Power Good-Signale erzeugen, um sicherzustellen, dass die Lastkomponenten den Betrieb starten können, wenn der Strom eingeschaltet wird oder stoppen, wenn der Strom ausgeschaltet wird. Sie ist auch für die Erzeugung von Sequenzen verantwortlich, um die Stromversorgung im Falle eines Stromausfalls oder der Erkennung eines Fehlers sicher auszuschalten. PLD ist einfach, ereignisorientierte Lösungen zu unterstützen und kann separate Antworten für verschiedene Fehlerkombinationen liefern.

CPLD-basiertes Hardware-Management-System kann Energiemanagement- und Housekeeping-Funktionen realisieren

Für diese Art der Auslegung werden alle Leistungssequenz-, Schutz- und Steuerungsfunktionen mit CPLD implementiert, üblicherweise in VHDL oder Verilog geschrieben.

Vorteil:

♪ Low cost ♪

Intuitive Architektur macht die Timing-Logik von CPLD einfach an neue Anwendungen anzupassen

Verwenden Sie eine Design-Umgebung (häufig verwendete Verilog), um das Design zu realisieren

Die ereignisorientierte Architektur kann flexibel auf verschiedene Fehler reagieren

Mangel:

Da jedes Netzteil zwei Signalkanäle benötigt, stellen sich größere und komplexere Designs der Herausforderung, mehr CPLD-I/O-Ports und Überlastung von Leiterplatten zu verursachen.

Die gute Erkennung ist nicht genau (normalerweise 8% bis 20% Fehlerrate) und der Trend, die Versorgungsspannung nicht zu überwachen, was zu einer verringerten Zuverlässigkeit führt

Durch Hinzufügen der automatischen Messfunktion (Überwachung der tatsächlichen Stromversorgungsspannung, nicht des Power Good-Signals), muss ein A/D-Wandler hinzugefügt werden, der die Kosten und Komplexität der Leiterplatte erhöht

Ein Ingenieur auf Platinenebene (mit Erfahrung in digitalen Schaltungen) wird benötigt, um die erforderlichen Funktionen zu bauen. In vielen Fällen ist dieser Ingenieur kein Experte für Stromversorgung

Verwenden Sie Strommanagement-IC, um das Strommanagement einzustellen, und verwenden Sie CPLD für die Reinigung

In dieser funktional geteilten Architektur ist ein Power Management IC für die Überwachung und Sequenzierung des DC-DC Wandlers der Leiterplatte verantwortlich. Da der Strommanagement-IC die Spannung der Stromversorgung direkt überwachen kann, kann er auch Feinabstimmungs- und Margingfunktionen ausführen. Die CPLD nutzt den Power Good-Zustand des Netzteils, um die notwendigen Steuerungs-, Zustands- und Housekeeping-Signale zu erzeugen.

Diese Designs verwenden häufig GUI-basierte Konfigurationstools, um Power Management IC-Funktionen zu definieren, während CPLD-Logik mit VHDL oder Verilog definiert wird.

Vorteil:

Reduzieren Sie die Anzahl der CPLD-I/O, denn die Funktion "Enable" kann vom Strommanagement-IC ausgeführt werden

Der Leiterplattenraum ist großzügiger, was ein vereinfachtes Layout und weniger Leiterplattenschichten erreichen kann

Durch die direkte Überwachung der Stromversorgungsspannung kann der Strommanagement-IC genauere allgemeine Systemzustandsinformationen erhalten und die Systemstabilität verbessern

Mangel:

Energiemanagement-IC erhöht die Stücklistenkosten – besonders wenn mehrere Komponenten benötigt werden

Die Architektur kann ereignisorientierte Reaktionen liefern, aber wenn mehr als zwei Power Management ICs eingesetzt werden, erhöht dies die Designkomplexität

Das Anpassen von Sequenzen für komplexere Designs wird schwieriger – insbesondere wenn es um die Aufteilung von Funktionen für mehrere Power Management ICs geht

Da der Designprozess mehrere Werkzeuge (GUI, VHDL/Verilog) verwenden muss, kann es mehrere Ingenieure erfordern, und es erhöht das Designrisiko

Verwenden Sie CPLD, um Housekeeping zu implementieren, und PMBus, um MCU-basierte Energieverwaltungsfunktionen zu implementieren. Die Architektur verwendet einen Mikrocontroller (MCU), um die Leistungsfolge des digital gesteuerten Lastpunktes (DPOL) zu steuern. DPOL-PMBus ist ein zweidrahtiges Kommunikationsprotokoll, das auf dem I2C-Bus basiert. Die CPLD ist verantwortlich für die On-Board-Housekeeping-Funktionen und die Steuerung eines beliebigen Punkt-of-Last-DC-Wandlers mit einer analogen Steuerschnittstelle (APOL). Um das Softwaredesign zu vereinfachen, verwenden die meisten MCU-basierten Strommanagementsysteme Zeitreihenschemata.

Ein weiterer potenzieller Nachteil des softwarebasierten Energiemanagements ist die Notwendigkeit einer längeren Fehlerreaktionszeit (normalerweise 10 bis 15 Millisekunden, während die Reaktionszeit von CPLD Mikrosekunden beträgt). Für bestimmte Fehler, die eine schnellere Reaktionszeit (oder ereignisorientierte Abfolge) erfordern, kann CPLD als zweite Schutzmaßnahme hinzugefügt werden.

Die Realisierung eines softwarebasierten Energiemanagements erfordert VHDL oder Verilog für MCU-Software und CPLD-Design.

Vorteil:

Das Design ist sehr einfach anzupassen (nur für zeitbasierte Serien)

Zahlreiche Softwareentwicklungstools machen MCU-basierte Lösungen schneller und bequemer für das Debuggen.

Aktualisieren Sie die Firmware, um schnell das Design zu ändern

Vereinfachen Sie das PCB-Design – die Verdrahtung um DPOL ist überschüssiger

Mangel:

Teure BOM kosten

Es ist schwierig, das Design für ereignisorientierte Sequenzanforderungen anzupassen

â Ä ª erfordert mehrere Design-Tools (Verilog/VHDL+-Software)

Zusammenfassen

Mit der zunehmenden Designkomplexität von PCB-Systeme, Hardware-Management-Systeme machen einen steigenden Anteil an Design-Workload und Stücklistenkosten aus. Die Verwendung von CPLD- und POL-Netzteilen zur Implementierung einiger oder aller Verwaltungsfunktionen kann die Schwierigkeiten lindern, die durch die oben genannten Trends verursacht werden, Aber zu diesem Zeitpunkt sind die Kosten zu einem Stolperstein geworden. Jetzt, eine verteilte Hardware-Management-Architektur verfügbar ist, CPLDs und CPLDs können über eine 3-Draht-serielle Verbindung an kostengünstige Sensorkomponenten angeschlossen werden. Zusätzlich zur Verringerung der Komplexität des Designs, Platzbedarf für Leiterplatten, Stücklistenkosten, Die Architektur kann auch mit einer Vielzahl von analogen und digitalen Ingenieurwerkzeugen gebaut werden.