Leiterplattentechnisch - Die Struktur des Pads auf der Leiterplatte

Leiterplatten(Land) (land), die Grundeinheit der Oberflächenmontage, wird verwendet, um das Landmuster der Leiterplatte zu bilden, das ist, Eine Vielzahl von Landkombinationen für spezielle Leiterplattenkomponenten. Es gibt nichts frustrierenderes als eine schlecht gestaltete Pad-Struktur. Wenn eine Pad-Struktur nicht richtig ausgelegt ist, es ist schwierig, manchmal sogar unmöglich, um die erwartete Lötstelle zu erreichen. Es gibt zwei Wörter im Englischen für Pad: Land und Pad, die häufig austauschbar verwendet werden können; jedoch, in Bezug auf die Funktion, Land ist ein zweidimensionales Oberflächenmerkmal, das für oberflächenmontierbare Bauteile verwendet wird, Die Komponenten des Plug-ins. In der Regel, Land does not include plated through-holes (PTH, plated through-hole). Bypass holes (via) are plated through holes (PTH) that connect different circuit layers. Blind Vias verbinden die äußerste Schicht mit einer oder mehreren inneren Schichten, während die vergrabenen Vias nur die innere Schicht verbinden.

Wie bereits erwähnt, Leiterplattenland land usually does not include plated through holes (PTH). Das PTH in einem Land nimmt während des Lötprozesses eine beträchtliche Menge an Lot ab, in vielen Fällen zu unzureichenden Lötstellen. Allerdings, in einigen Fällen, PCB-Design Die Verdrahtungsdichte der Bauteile muss auf diese Regel geändert werden, most notably for chip scale package (CSP, chip scale package). Unterhalb 1.0mm (0.0394") pitch, Es ist schwierig, einen Draht durch das "Labyrinth" des Pads zu führen. Blind bypass holes and microvias (microvia) are created in the pad, Direkte Verkabelung zu einer anderen Schicht .Weil diese Bypass-Löcher klein und blind sind, sie/Sie würden nicht zuviel löten, geringe oder keine Auswirkung auf die Zinnmenge in den Lötstellen.

Es gibt viele Branchendokumente von IPC (Association Connecting Electronics Industries), EIA (Electronic Industry Alliance) und JEDEC (Solid State Technology Association), die bei der Gestaltung der Pad-Struktur verwendet werden sollten. Das Hauptdokument ist IPC-SM-782 "Surface Mount Design and Land Structure Standard", das Informationen über Landstrukturen für Oberflächenbauteile enthält. Wenn J-STD-001 "Anforderungen für das Löten elektrischer und elektronischer Baugruppen" und IPC-A-610 "Akzeptanz elektronischer Baugruppen" als Lötstellenprozessstandards verwendet werden, sollte die Pad-Struktur die Absicht von IPC-SM-782 erfüllen.Wenn das Pad stark von IPC-SM-782 abweicht, wird es schwierig sein, eine Lötstelle zu erreichen, die J-STD-001 und IPC-A-610 erfüllt.

"Bauteilkenntnisse (dh, Bauteilstruktur und mechanische Größe) sind eine Grundvoraussetzung für das Design der Pad-Struktur. IPC-SM-782 verwendet weit verbreitet zwei Komponenten Dokumente: EIA-PDP-100 "Registrierung und Standard Mechanical Shape of Electronic Parts" und JEDEC 95 Veröffentlichung "Registrierung und Standardform von Solid and Related Products "Die wichtigste dieser Dateien ist zweifellos die JEDEC 95 Publikation, da sie die komplexesten Bauteile behandelt. Sie liefert mechanische Zeichnungen aller Registrierungen und Standarderscheinungen von Vollbauteilen.

Definiert Komponentenabkürzungen basierend auf Paketeigenschaften, Materialien, Klemmenposition, Pakettyp, Stiftform und Anzahl der Klemmen. Kennzeichen, Material, Standort, Form und Menge sind optional.

Paketfunktion: Ein Präfix mit einem oder mehreren Buchstaben, das Merkmale wie Tonhöhe und Gliederung identifiziert.

Verpackungsmaterial: Ein Buchstabenpräfix zur Identifizierung des Hauptverpackungsmaterials.

Terminalstandort: Ein einzelnes Präfix, das den Terminalstandort relativ zur Paketumrandung bestätigt.

Pakettyp: Eine zweibuchstabige Markierung, die den Paketformtyp angibt.

Neuer Pin-Stil: ein einzelnes Buchstabensuffix zur Bestätigung des Pin-Stils.

Anzahl der Anschlüsse: ein ein-, zwei- oder dreistelliges Zahlensuffix zur Angabe der Anzahl der Anschlüsse.

Eine einfache Liste von Merkmalen der Oberflächenmontage-Pakete enthält:

E Erweitern Sie den Abstand (*1,27 mm).

F Enge Tonhöhe (<0,5 mm); beschränkt auf QFP-Komponenten.

S Schrumpfabstand (<0,65 mm); alle Komponenten außer QFP.

T dünner Typ (1,0 mm Körperdicke).

Eine einfache Liste der Positionsbestimmungen für die Oberflächenmontage umfasst:

Doppelstifte befinden sich auf gegenüberliegenden Seiten eines quadratischen oder rechteckigen Pakets.

Die Quad Pins befinden sich auf den vier Seiten eines quadratischen oder rechteckigen Pakets.

Eine einfache Liste von Pakettypkennungen für die Oberflächenmontage enthält:

CC Chip Carrier (Chip Carrier) Paketstruktur.

FP Flat Pack Package Struktur.

GA Grid Array Packaging Struktur.

So kleine Rahmenpaketstruktur.

Eine einfache Liste der Pin-Format-Kennungen für die Oberflächenmontage enthält:

B A gerader Schaft oder kugelförmige Stiftstruktur; Dies ist eine nicht konforme Stiftform

F A gerade Stiftstruktur; Dies ist eine nicht konforme Stiftform

G A flügelförmige Stiftstruktur; Dies ist eine konforme Pin Form

J A "J"-förmige gebogene Bleistruktur; Dies ist ein konformes Anforderungsformular

N A stiftlose Struktur; Dies ist eine nicht konforme Stiftform

S eine "S"-förmige Stiftstruktur; Dies ist eine konforme Pin Form

"Zum Beispiel beschreibt die Abkürzung F-PQFP-G208 ein 0,5 mm (F) Kunststoff (P) quadratisches (Q) flaches Gehäuse (FP), flossenförmiges Stift (G) und die Anzahl der Anschlüsse 208.

Detailed tolerance analysis of PCB components and board surface features (ie pad structure, Bezugspunkte, etc.) is necessary. Leiterplattenherstellung IPC-SM-782 erklärt, wie diese Analyse durchgeführt wird. Many components (especially fine-pitch components) are designed in strict metric units. Keine imperialen Pad-Strukturen für metrische Komponenten entwerfen. Kumulierte Strukturfehler führen zu Fehlanpassungen und können nicht für Komponenten mit engem Pitch verwendet werden. Erinnern Sie sich, 0.65mm ist gleich 0.0256" und 0.5mm ist gleich 0.0197".