Leiterplattentechnisch - Lösen Sie schwierige Probleme im Zusammenhang mit Hochgeschwindigkeits-PCB

Wenn PCB-Design, wir stoßen oft auf verschiedene Probleme, wie Impedanzanpassung, EWI-Vorschriften, etc. In diesem Artikel finden Sie einige Fragen und Antworten zu Hochgeschwindigkeits-PCBs.

1. How to consider impedance matching when designing Hochgeschwindigkeits-PCB design Schaltpläne?

Beim Entwurf von Hochgeschwindigkeits-Leiterplattenschaltungen ist die Impedanzanpassung eines der Designelemente. Der Impedanzwert hat die gleiche Beziehung zum Verdrahtungsverfahren, wie Gehen auf der Oberflächenschicht (Microstrip) oder Innenschicht (Stripline/Doppelstreifen), Abstand von der Referenzschicht (Leistungsschicht oder Masseschicht), Verdrahtungsbreite, PCB-Material, etc. Beide beeinflussen den charakteristischen Impedanzwert der Spur.

Das heißt, der Impedanzwert kann erst nach Verdrahtung bestimmt werden. Generell kann Simulationssoftware einige Verdrahtungsbedingungen mit diskontinuierlicher Impedanz aufgrund der Begrenzung des Schaltungsmodells oder des verwendeten mathematischen Algorithmus nicht berücksichtigen. Zu diesem Zeitpunkt können nur einige Terminatoren (Termination), wie Reihenwiderstand, auf dem Schaltplan reserviert werden. Verringern Sie den Effekt der Unterbrechung der Spurimpedanz. Die wirkliche Lösung des Problems besteht darin, Impedanzunterbrechungen bei der Verdrahtung zu vermeiden.

2. Wenn es mehrere digitale/analoge Funktionsblöcke in einer Leiterplatte gibt, besteht die herkömmliche Methode darin, die digitale/analoge Masse zu trennen. Was ist der Grund?

Der Grund für die Trennung der digitalen/analogen Masse liegt darin, dass die digitale Schaltung beim Umschalten zwischen High- und Low-Potential Rauschen in Strom und Masse erzeugt. Die Größe des Rauschens hängt von der Geschwindigkeit des Signals und der Größe des Stroms ab.

Wenn die Masseebene nicht geteilt wird und das Rauschen, das von der digitalen Flächenschaltung erzeugt wird, relativ groß ist und die analogen Flächenschaltungen sehr nah sind, wird das analoge Signal immer noch durch das Erdrauschen gestört, selbst wenn sich die digital-analogen Signale nicht kreuzen. Das heißt, das nicht geteilte Digital-Analog-Verfahren kann nur verwendet werden, wenn der analoge Schaltungsbereich weit von dem digitalen Schaltungsbereich entfernt ist, der großes Rauschen erzeugt.

3. Welche Aspekte sollte der Designer im Hochgeschwindigkeits-PCB-Design EMV- und EMI-Regeln berücksichtigen?

Generell muss das EMI/EMV-Design sowohl abgestrahlte als auch leitungsgeleitete Aspekte gleichzeitig berücksichtigen. Ersteres gehört zum höherfrequenten Teil (*30MHz) und letzteres ist der niederfrequente Teil (<30MHz). Man kann also nicht einfach auf die Hochfrequenz achten und den Tieffrequenzteil ignorieren.

Ein gutes EMI/EMV-Design muss den Standort des Geräts, die Leiterplattenstackanordnung, wichtige Verbindungsmethode, Geräteauswahl usw. zu Beginn des Layouts berücksichtigen. Wenn es vorher keine bessere Absprache gibt, wird es danach gelöst. Es wird das doppelte Ergebnis mit halbem Aufwand erzielen und die Kosten erhöhen.

Beispielsweise sollte der Standort des Taktgenerators nicht so nah wie möglich am externen Stecker liegen. Hochgeschwindigkeitssignale sollten so weit wie möglich in die innere Schicht gehen. Achten Sie auf die charakteristische Impedanzanpassung und die Kontinuität der Referenzschicht, um Reflexionen zu reduzieren. Die Schwenkrate des vom Gerät gedrückten Signals sollte so klein wie möglich sein, um die Höhe zu reduzieren. Achten Sie bei der Auswahl von Entkopplungs-/Bypass-Kondensatoren darauf, ob der Frequenzgang die Anforderungen zur Geräuschreduzierung auf der Leistungsebene erfüllt.

Achten Sie außerdem auf den Rückweg des Hochfrequenzsignalstroms, um den Schleifenbereich so klein wie möglich zu machen (d.h. die Schleifenimpedanz so klein wie möglich), um Strahlung zu reduzieren. Der Boden kann auch geteilt werden, um den Bereich des Hochfrequenzrauschens zu steuern. Wählen Sie am Ende die Gehäusemasse zwischen Leiterplatte und Gehäuse entsprechend aus.

4. Sollte der Massedraht bei der Herstellung einer Leiterplatte eine geschlossene Summenform bilden, um Interferenzen zu reduzieren?

Bei der Herstellung von Leiterplatten wird der Schleifenbereich im Allgemeinen reduziert, um Interferenzen zu reduzieren. Beim Verlegen der Bodenlinie sollte sie nicht in geschlossener Form verlegt werden, aber es ist besser, sie in Astform anzuordnen, und die Fläche des Bodens sollte so weit wie möglich vergrößert werden.

5. Wie passt man die Routing-Topologie an, um die Signalintegrität zu verbessern?

Diese Art der Netzsignalrichtung ist komplizierter, da für unidirektionale, bidirektionale Signale und verschiedene Pegeltypen von Signalen die Topologieeinflüsse unterschiedlich sind, und es schwierig ist zu sagen, welche Topologie für die Signalqualität vorteilhaft ist. Und bei der Vorsimulation, welche Topologie zu verwenden ist sehr anspruchsvoll für Ingenieure, erfordert Verständnis von Schaltungsprinzipien, Signaltypen und sogar Verdrahtungsschwierigkeiten.

6. Wie man damit umgeht Leiterplattenlayout und Verdrahtung, um die Stabilität von Signalen über 100M sicherzustellen?

Der Schlüssel zur digitalen Hochgeschwindigkeits-Signalverdrahtung besteht darin, die Auswirkungen von Übertragungsleitungen auf die Signalqualität zu reduzieren. Daher erfordert das Layout von Hochgeschwindigkeitssignalen über 100M, dass die Signalspuren so kurz wie möglich sind. In digitalen Schaltungen werden Hochgeschwindigkeitssignale durch Signalanstiegsverzögerungszeit definiert.

Darüber hinaus haben verschiedene Arten von Signalen (wie TTL, GTL, LVTTL) unterschiedliche Methoden, um die Signalqualität sicherzustellen.