Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Leiterplattentechnisch

Leiterplattentechnisch - DFM-Anforderungen für PCB-Layout-Design

Leiterplattentechnisch

Leiterplattentechnisch - DFM-Anforderungen für PCB-Layout-Design

DFM-Anforderungen für PCB-Layout-Design

2021-10-15
View:442
Author:Downs

1 Die bevorzugte Leiterplatte Route wurde bestimmt, und alle Komponenten wurden auf der Platinenoberfläche platziert.

2 Der Ursprung der Koordinaten ist der Schnittpunkt der linken und unteren Verlängerungslinien des Boardrahmens oder des unteren linken Pads der unteren linken Buchse.

3 Die tatsächliche Leiterplattengröße, Positionierungsort usw. sind mit der Prozessstrukturelementkarte konsistent, und das Gerätelayout des Bereichs mit eingeschränkten Gerätehöhenanforderungen erfüllt die Strukturelementkartenanforderungen.

4 Die Position des DIP-Schalters, des Rückstellgeräts, der Kontrollleuchte usw. ist angemessen, und die Griffleiste stört nicht die umgebenden Geräte.

5 Der äußere Rahmen des Brettes hat einen glatten Bogen von 197mil, oder es kann entsprechend der strukturellen Maßzeichnung entworfen werden.

6 Das gewöhnliche Brett hat 200mil Prozesskanten; Die linke und rechte Seite der Backplane haben Prozesskanten größer als 400mil, und die obere und untere Seite haben Prozesskanten größer als 680mil. Die Geräteplatzierung steht nicht in Konflikt mit der Fensteröffnungsposition.

7 Alle Arten von zusätzlichen Löchern, die hinzugefügt werden müssen (ICT Positionierloch 125mil, Griffstangenloch, ovales Loch und Faserhalterloch) fehlen alle und werden korrekt eingestellt.

8 Die Gerätepinneigung, Geräterichtung, Geräteneigung, Gerätebibliothek usw., die durch Wellenlöten verarbeitet wurden, berücksichtigen die Anforderungen des Wellenlötens.

9 Der Gerätelayoutabstand erfüllt die Montageanforderungen: Oberflächenmontagegeräte sind größer als 20mil, IC ist größer als 80mil und BGA ist größer als 200mil.

10 Das Crimpteil hat eine Vorrichtung mit einem Abstand höher als der der Komponentenoberfläche größer als 120mil, und es gibt keine Vorrichtung im Durchgangsbereich des Crimpteils auf der Schweißoberfläche.

11 Es gibt keine kurzen Geräte zwischen hohen Geräten, und keine Chip-Geräte und kurze und kleine zwischengeschaltete Geräte werden innerhalb von 5mm zwischen Geräten mit einer Höhe größer als 10mm platziert.

12 Polar Geräte sind mit Polarität Siebdruck gekennzeichnet. Die X- und Y-Richtung der gleichen Art von polarisierten Steckkomponenten sind die gleichen.

13 Alle Geräte sind deutlich gekennzeichnet, kein P*, REF usw. sind nicht eindeutig gekennzeichnet.

14 Auf der Oberfläche befinden sich drei Positioniercursoren mit SMD-Geräten, die in einer "L"-Form platziert sind. Der Abstand zwischen der Mitte des Positioniercursors und der Kante des Boards ist größer als 240 mils.

15 Wenn Sie Boarding-Verarbeitung durchführen müssen, gilt das Layout als einfach zusammenzustellen und ist für die PCB-Verarbeitung und -Montage bequem.

16 Die abgesplitterten Kanten (abnormale Kanten) sollten durch Fräsen von Nuten und Stempellöchern ausgefüllt werden. Das Stempelloch ist ein nicht metallisierter Hohlraum, im Allgemeinen 40-mils im Durchmesser und 16-mils vom Rand entfernt.

Leiterplatte

17 Die Testpunkte, die zum Debuggen verwendet werden, wurden im Schaltplan hinzugefügt und sind entsprechend im Layout platziert.

Anforderungen an die thermische Auslegung

18 Heizkomponenten und exponierte Komponenten des Gehäuses sollten nicht in unmittelbarer Nähe zu Drähten und hitzeempfindlichen Komponenten sein, und andere Komponenten sollten auch ordnungsgemäß weg gehalten werden.

19 Die Platzierung des Heizkörpers berücksichtigt das Problem der Konvektion. Es gibt keine Interferenz hoher Komponenten in der Projektionsfläche des Heizkörpers, und der Bereich ist auf der Montagefläche mit Siebdruck markiert.

20 Das Layout berücksichtigt die vernünftigen und glatten Wärmeableitungskanäle.

21 Der Elektrolytkondensator ist ordnungsgemäß vom Hochwärmegerät getrennt.

22 Betrachten Sie das Wärmeableitungsproblem von Hochleistungsgeräten und Geräten unter der Subplatine.

Anforderungen an die Signalintegrität für das Layout

23 Die Start-End-Übereinstimmung befindet sich in der Nähe des sendenden Geräts, und die End-Übereinstimmung ist in der Nähe des empfangenden Geräts.

24 Entkopplungskondensatoren werden in der Nähe von verwandten Geräten platziert

25 Der Kristall, der Kristalloszillator und der Takttreiber-Chip sind in der Nähe verwandter Geräte platziert.

26 High-Speed und Low-Speed, Digital und Analog sind je nach Modul getrennt angeordnet.

27 Bestimmen Sie die topologische Struktur des Busses anhand der Analyse- und Simulationsergebnisse oder der vorhandenen Erfahrung, um sicherzustellen, dass die Systemanforderungen erfüllt werden.

28 Wenn das Leiterplattendesign geändert werden soll, simulieren Sie das Signalintegritätsproblem, das im Testbericht widergespiegelt wird, und geben Sie eine Lösung.

29 Das Layout des synchronen Taktbussystems erfüllt die Zeitanforderungen.

EMV-Anforderungen

30 Induktive Geräte, die anfällig für Magnetfeldkupplung sind, wie Induktoren, Relais und Transformatoren, sollten nicht nah beieinander platziert werden. Wenn es mehrere Induktivitätspulen gibt, ist die Richtung vertikal und sie sind nicht gekoppelt.

31 Um elektromagnetische Störungen zwischen der Lötfläche der Einzelplatine und der benachbarten Einzelplatine zu vermeiden, werden keine empfindlichen Geräte und starke Strahlungsgeräte auf der Lötfläche der Einzelplatine platziert.

32 Das Schnittstellengerät wird nahe am Rand der Platine platziert und geeignete EMV-Schutzmaßnahmen (wie Abschirmschalen, Aushöhlen der Stromversorgungserde usw.) wurden ergriffen, um die EMV-Fähigkeit des Designs zu verbessern.

33 Die Schutzschaltung wird in der Nähe der Schnittstellenschaltung platziert und folgt dem Prinzip des ersten Schutzes und dann Filterns.

34 Der Abstand vom Abschirmkörper und der Abschirmschale zum Abschirmkörper und zur Abschirmdeckel beträgt mehr als 500 mils für die Geräte mit großer Sendeleistung oder besonders empfindlich (wie Kristalloszillatoren, Kristalle usw.).

35 Ein 0.1uF-Kondensator wird in der Nähe der Reset-Leitung des Reset-Schalters platziert, um das Reset-Gerät und das Reset-Signal von anderen starken Interferenzgeräten und Signalen fernzuhalten.

Anforderungen an die Schichteneinstellung und die Erdung

37 Wenn zwei Signalschichten direkt nebeneinander liegen, müssen vertikale Verdrahtungsregeln definiert werden.

38 Die Hauptleistungsschicht grenzt so weit wie möglich an ihre entsprechende Bodenschicht an, und die Leistungsschicht erfüllt die 20H-Regel.

39 Jede Verdrahtungsschicht hat eine vollständige Bezugsebene.

40 Mehrschichtplatten sind laminiert und das Kernmaterial (CORE) ist symmetrisch, um Verzerrungen durch ungleichmäßige Kupferdichteverteilung und asymmetrische Mediendicke zu verhindern.

41 Die Dicke der Platte sollte 4.5mm nicht überschreiten. Für die Leiterplattendicke größer als 2.5mm (die Backplane ist größer als 3mm), sollte der Handwerker bestätigen, dass es kein Problem mit der Leiterplattenbearbeitung, Montage und Ausrüstung gibt, und die Leiterplattendicke ist 1.6mm.

42 Wenn das Dicken-Durchmesser-Verhältnis des Durchgangs größer als 10:1 ist, wird bestätigt durch die Leiterplattenhersteller.

43 Die Leistung und Masse des optischen Moduls sind von anderer Leistung und Masse getrennt, um Interferenzen zu reduzieren.

44 Die Leistungs- und Masseverarbeitung von Schlüsselkomponenten erfüllt die Anforderungen.

45 Wenn Impedanzsteuerung erforderlich ist, erfüllen die Schichteinstellungsparameter die Anforderungen.

Anforderungen an Leistungsmodule

46 Das Layout des Netzteilbereichs stellt sicher, dass die Ein- und Ausgangsleitungen glatt sind und sich nicht kreuzen.

47 Wenn die Einzelplatine die Subplatine mit Strom versorgt, wurde die entsprechende Filterschaltung nahe der Steckdose der Einzelplatine und dem Stromeingang der Subplatine platziert.

Sonstige Anforderungen

48 Das Layout berücksichtigt die allgemeine Glätte der Verkabelung, und der Hauptdatenfluss ist angemessen.

49 Passen Sie die Pin-Zuweisungen von Widerständen, FPGAs, EPLDs, Bustreibern und anderen Geräten entsprechend den Layoutergebnissen an, um das Layout zu optimieren.

50 Das Layout berücksichtigt die angemessene Vergrößerung des Raumes an der dichten Verkabelung, um die Situation zu vermeiden, die nicht geroutet werden kann.

51 Wenn spezielle Materialien, spezielle Geräte (wie 0,5mmBGA usw.) und spezielle Prozesse angenommen werden, wurden die Lieferfrist und Verarbeitbarkeit vollständig berücksichtigt und von Leiterplattenherstellern und Prozesspersonal bestätigt.

52 Die Pin-entsprechende Beziehung des Sub-Board-Steckers wurde bestätigt, um zu verhindern, dass die Richtung und Ausrichtung des Sub-Board-Steckers umgekehrt werden.

53 Wenn es IKT-Testanforderungen gibt, prüfen Sie die Machbarkeit, IKT-Testpunkte während des Layouts hinzuzufügen, um Schwierigkeiten beim Hinzufügen von Testpunkten während der Verdrahtungsphase zu vermeiden.

54 Wenn optische Hochgeschwindigkeitsmodule enthalten sind, gibt das Layout den Transceiverschaltungen des optischen Ports Vorrang.

55 Nach dem Leiterplattenlayout ist abgeschlossen, Für die Projektperson wurde eine 1:1 Montagezeichnung bereitgestellt, um zu überprüfen, ob die Gerätepaketauswahl gegenüber der Geräteeinheit korrekt ist..

56 Bei der Fensteröffnung wurde die innere Ebene als zurückgezogen betrachtet und ein geeigneter Verdrahtungsbereich eingestellt.