Leiterplattentechnisch - Wie man mit einem guten PCB-Layout hochwertige Leiterplatten schneller macht

Um eine bessere und schnellere PCB, Designer müssen bei der Gestaltung auf drei Hauptbereiche achten LeiterplattenBaustoffe, Zusammenschaltung und Verdrahtung von Komponenten.

Baustoffe

Im PCB-Designprozess berücksichtigen Designer hauptsächlich zwei Hauptmerkmale von PCB-Materialien. Eine davon ist die dielektrische Konstante und die andere ist die Verlusttangente. Die Dielektrizitätskonstante beeinflusst die Geschwindigkeit, mit der das Signal durch die Leiterplatte fließt. Verlusttangente bezieht sich auf die Menge des Signals, das durch Absorption im Material verloren geht. Obwohl FR4 ein gängiges Material ist, das zum Bau von Niederfrequenzschaltungen verwendet wird, werden für solche mit Frequenzen über 1 GHz immer noch mehr hochwertige Materialien benötigt.

Wechselwirkung zwischen Komponenten

Für Designer von Hochfrequenzplatten, Es ist sehr wichtig, die Verbindungspunkte zwischen den Komponenten und dem PCB. The use of surface mount devices (SMD) has smaller structural features and lead lengths, damit dieses Problem weitgehend gelöst werden kann. Allerdings, mit zunehmender Frequenz, Passive Komponenten einschließlich SMD-Formen können nicht ideale Eigenschaften aufweisen. Der Konstrukteur muss dies berücksichtigen und diese Eigenschaften ausgleichen.

Trace-Layout

Sobald der Konstrukteur die Wahl der Baumaterialien und Komponenten zufriedenstellend festgelegt hat, muss er darauf abzielen, einen Hochgeschwindigkeitsbetrieb in einer stromsparenden Umgebung zu erreichen. Dazu gehören:

Minimieren Sie die Erzeugung von Fahrzeuggeräuschen

Minimieren Sie Übersprechen zwischen Spuren

Reduzieren Sie die Auswirkung von Bodenrückprall

Impedanz-Matching

Korrekte Signaldrahtbeendigung

Geräuschentwicklung minimieren

Bei der Lärmminderung gibt es zwei Hauptaspekte. Eine davon ist die Stromverteilung über die gesamte Platine, und die andere beinhaltet die Filterung von Stromrauschen.

Um die Stromversorgung auf der gesamten Leiterplatte zu verteilen, können Designer Leistungsflugzeuge oder Strombusse verwenden. Im Allgemeinen besteht die Leistungsschicht auf einer mehrschichtigen Leiterplatte aus zwei oder mehr Metallschichten, die Vcc und GND zum Gerät tragen. Da die Leistungsebene fast den gesamten Bereich der Leiterplatte abdeckt, ist der Gleichstromwiderstand dieser Ebenen niedrig. Daher hält die Leistungsebene den Vcc-Pegel konstant und verteilt den Vcc-Pegel gleichmäßig auf alle Geräte. Darüber hinaus bietet es Rauschschutz, extrem hohe Stromabsorptionsfähigkeit und eine gute Abschirmung der von der Leiterplatte übertragenen Signale.

Eine Alternative zur Leistungsebene ist der Strombus, der aus zwei oder mehr breiten Metallbahnen besteht, die Vcc und GND zum Gerät transportieren. Da diese Methode billiger ist als Leistungsplane, verwenden zweischichtige Leiterplatten sie oft. Bei der Auslegung mit einem Strombusnetz muss der Konstrukteur darauf achten, dass die Leiterbahnbreite möglichst breit ist. Im Vergleich zur Leistungsebene ist der Gleichstromwiderstand des Leistungsbusnetzes jedoch viel geringer.

Die Trennung von Flugzeug und Strombus, die die analogen und digitalen Netzteile tragen, hilft, die Erzeugung von Luftrauschen zu minimieren, da es die Interaktion zwischen den beiden verhindert. Ein vollständig digitales System kann jedoch keine separate analoge Energieebene haben, und das Hinzufügen einer neuen Energieebene kann sehr teuer werden, es sei denn, der Designer erstellt eine partitionierte Insel oder Trennebene auf der vorhandenen Ebene.

Obwohl es empfohlen wird, diese Ebenen zwischen der analogen und der digitalen Stromversorgung des Systems zu trennen, kann es dennoch zu einigen unnötigen Wechselwirkungen zwischen den beiden Schaltungstypen kommen.

Minimierung der Wechselwirkung zwischen Spuren

Unnötige Kopplung von Signalen zwischen horizontalen Linien kann zu Übersprechen führen. Designer können Übersprechen durch korrektes Routing und die Verwendung von Mikrostreifen- und Streifenlayouts im Layerstapel minimieren.

Wenn Designer gezwungen werden, zwei Signalschichten nebeneinander zu verwenden, minimieren sie Übersprechen, indem sie alle Leiterbahnen in einer Schicht schräg zu den Leiterbahnen in der nächsten Schicht leiten. Andere Techniken, die sie verwenden, um Übersprechen zu minimieren, sind, den Abstand zwischen der Signalschicht und ihren benachbarten Ebenen zu minimieren und den Abstand zwischen zwei Signalschichten zu erhöhen.

Verringerung der Auswirkungen von Bodenrückprall

Durch die Verwendung schnellerer digitaler Geräte und die Reduzierung der Ausgangsschaltzeit zeigt der Geräteausgang höhere transiente Ströme an, wenn die Lastkapazität freigegeben wird. Darüber hinaus kann es mehrere Ausgänge eines Geräts geben, die gleichzeitig von Logik High auf Logik Low umschalten. Gleichzeitig kann ein strömender Strom in den Boden vorübergehend das Bodenpotential erhöhen, wodurch sich die Grundlinie ändert. Dieses Phänomen ist Ground Bounce. Zu den Hauptbedingungen, die den Ground Bounce beeinflussen, gehören Lastkapazität, Sockelinduktivität und die Anzahl gleichzeitiger Schaltausgänge.

Designer verwenden die folgenden Konstruktionsmethoden, um Bodenrückprall zu reduzieren:

Platzieren Sie die Vias in der Nähe der Kondensator-Pads oder verwenden Sie kurze und breite Spuren zwischen ihnen

Verwenden Sie breite und kurze Leiterbahnen von Leistungspins bis zu Leistungsebenen, Inseln oder Entkopplungskondensatoren. Dies reduziert die Möglichkeit des Erdungspralls, indem die Serieninduktivität verringert wird, und die transiente Spannung sinkt vom Netzteilstift zur Leistungsebene.

Verbinden Sie jeden Erdungsstift oder über die Erdungsebene. Die Daisy Chain führt zu einem gemeinsamen Erdungspfad, der den Widerstand und die Induktivität der Schleifenstromschleife erhöht

Fügen Sie Entkopplungskondensatoren hinzu, wie vom IC-Hersteller empfohlen. Der Entkopplungskondensator muss so nah wie möglich an den Strom- und Massepunkten des Geräts sein.

Verschieben Sie den Schalterausgang so nah wie möglich an den Massepunkt des Gehäuses

Vermeiden Sie Pull-up Widerstände und verwenden Sie mehr Pull-down Widerstände

.Mehrschichtig verwenden PCB Mit separaten Vcc- und GND-Ebenen zur Nutzung der intrinsischen Kapazität der Vcc-GND-Ebene

Verwenden Sie synchrones Design, da diese nicht durch synchrone Schaltstifte beeinflusst werden

Der Abstand zwischen dem Erdungsstift und dem Leistungsstift ist sehr nah, wodurch die gegenseitige Induktivität verringert wird, da die Stromrichtung der beiden Stifte gegenläufig ist.

Minimieren Sie die Induktivität im Entkopplungskondensator durch Verwendung einer größeren Durchgangsgröße auf dem Kondensator Pad

Minimieren Sie die Leadinduktivität durch Verwendung von Oberflächenmontage-Kondensatoren

Verwenden Sie Kondensatoren mit niedrigerem effektivem Reihenwiderstand

Impedanz-Matching und korrekter Abschluss der Signalleitung. Signale, die entlang der falsch abgestimmten Impedanzlinie hin und her reflektiert werden, verursachen Klingeln am Lastempfänger. Klingeln kann eine falsche Auslösung des Empfängers verursachen, da es den Dynamikbereich des Empfängers reduziert. Designer eliminieren Reflexionen, indem sie die richtige Signalleitung beenden, um die Quellimpedanz gleich der Spurimpedanz und der Lastimpedanz zu machen.

Um die Impedanz korrekt anzupassen und die Signalleitung zu beenden, kann der Designer die Signalintegrität durch die folgenden Methoden sicherstellen:

Verwenden Sie keine Durchkontaktierungen in der Taktübertragungsleitung, da Durchkontaktierungen Impedanzänderungen und Reflexionen verursachen

Halten Sie es gerade. Verwenden Sie keine rechtwinkligen Biegungen, sondern gebogene Bahnen

Verwenden Sie Punkt-zu-Punkt-Taktspuren so weit wie möglich und beenden Sie das Taktsignal, um Reflexionen zu minimieren

Verwenden Sie externe Geräte, um die Last zu puffern und die Lastkapazität zu begrenzen

Fügen Sie einen Widerstand von 10 bis 27 Ohms in Reihe an jedem Schalterausgang hinzu, um den Strom zu begrenzen

Platzieren Sie einen geeigneten Klemmenwiderstand und stellen Sie sicher, dass die Impedanzanpassung zwischen Übertragungsleitung und Klemme gleich der Leitungsimedanz ist

Interlayer Routing Clock Trace Layer in der Referenzebene, um Rauschen zu minimieren

Halten Sie die Leiterbahnlänge unter 5 cm, halten Sie die Impedanz unter 65 Ohms, halten Sie die Metallverzögerung unter 940 ps, halten Sie den Induktivitätswert unter 40 nH, halten Sie die Leiterbahnkapazität unter 20 pF, und die Gesamtkapazität wird unter 30 pF gehalten, besonders für kritische Hochgeschwindigkeitsverdrahtungen.

Abschließend

In addition to choosing suitable high-frequency Materialien, Designer können auch viele bessere Leiterplattenlayouts to make them work properly at high frequencies. Da jeder PCB ist einzigartig, es muss für seine Anwendung angepasst werden. Verwendung PCB CAD- oder Design-Kit-Software kann Konstrukteuren helfen, da das Softwarepaket eine Vielzahl von Funktionen bietet.