Leiterplattentechnisch - Das besondere Phänomen des bleifreien Wellenlötens von Leiterplatten

Die Spezial Phänomen vauf blewirnnrei Welle Löten vauf Leeserplbeesen

1. QFP (2). Verschlechterung vauf beheizt Lot Gelenke
(1) Einige QFP Stwennte auf die voderne vauf die Schaltung Brett haben wurden neu gelötet fest in die blewennrei Lot Palste, und wenn sie/Sie enter die unten Oberfläche wieder für die zweese hoch Wärme vauf bleifrei Welle Löten, gelegentlich a wenige Stifte wird erscheinen zu Schmelze. Die ungünstig Phänomen vauf Ablösung (in Tbeistttttttttttttache, es wird be schlimmer für die zweese Refniedrig auf die umgekehrt Seese vauf die Schaltung Brett).

(2) Besaufders die QFP Stifte dalss sind schließen zu die hohe Hesze Zinn gefüllt PTH sind die meisttttttttttttten anfällig zu diermisch Rissbildung und schwimmend. Die Grund is dalss die Betrag vauf Zinn und Wärme vauf Welle Löten wird Flucht von unten zu oben (die größer die Loch Durchmesser, die woderse), Ursache in der Nähe Die SMT Stifte sind weich gemacht von Wärme, und die Stift Stress is angewundt zu die Stifte zu Frühling Aus (up zu 201°C bei dies Zees).

((3)) Der HauptMechanismusus dieser Art von QFP-Pin schwimmendem Riss wieder am besteneht darin, dalss, wenn die ursprüngliche Galvanikschicht der Fußoberfläche eine Zinn-Blei-Legierung oder Zinn-Bismut-LegierungsFilm ist, obwohl sie durch SAC30(5) LötPalste gelötet wurde, es wegen der Lötstellen liegt. Eine dreiphbeiige Niedrigschmelzpunktlegierung von Sn36Pb2Ag ((mp177°C)) oder sogar eine dreiphbeiige Legierung von Sn52Bi30Pb mes mP98°C kann lokal gebildet werden. Wenn es auch wieder erheszt wird, kann es aufgrund der ursprünglichen Spannung des Bleis und des lokalen Schmelzens reißen.

((4)) Die voderbeugende Methode besteht darin, grüne Farbe zu verwenden, um die Löcher zu szupfen oder eine spezielle wärmeisolierende Schale ((Pa11etS)) auf der unteren Oberfläche des Wellenlötens zu installeierenieren und eine hitzebeständige Abdeckplbeite auf der oberen Oberfläche hinzuzufügen, um dals Wiederauftreten von SMT-Lötstellen zu reduzieren. Hitze, sowie der Bruch der Plbeite und des Lochkupfers verursacht durch die diermische Ausdehnung der Plbeite.

(5) Die grundlegende Lösung besteht darin, jede Bleiquelle vollständig zu beseitigen, die Verwendung von bismuthaltigem StiftFilm oder Lot zu vermeiden und dals Auftreten lokaler niedriger Schmelzpunkte vollständig zu beseitigen.

2. Nein mehrfach Welle LoZinng is alniedriged zu vermeiden verlieren die Ring
Foder die Verwendung SAC Legierung für Welle LoZinng, die Zinn Temperbeiur is nodermalerweise als hoch als 260-265 Grad Celsius. Nach 4-5 Sekunden von stark diermal Zinn Welle Kontakt, die Kante von die PTH Loch on die Löten Oberfläche hat wurden schwer koderrodiert von Kupfer, so die best Lösung is nur Umsetzung einzeln Welle LoZinng. Einmal die zweite Welle Reparatur Schweißen is erfoderderlich, nicht nur die Kupfer Ebene at die Kante von die Loch wird be erodiert und verdünnt, und auch einmal die botzum is gebrochen, die Kupfer Ring on die unten Oberfläche kann be gewaschen weg von die Zinn Welle und caVerwendung Verlust. Ring. Dierefodere, tun nicht führen sekundär Welle LoZinng as viel as möglich zu Reduzieren Schrott.

Nach zwei bleifreien Wellenlöten befinden sich die zinngefüllten Löcher fast immer an der laminierten Folie ((B-Stae)) der Mehrschichtplatte. Das HarzschrumpfProblem tritt auf. Obwohl es von der Spezifikation nicht abgelehnt wird, kommt es zur Überhitzung der PlaZinne. Die Beweise sind raus. Darüber hinaus ist ein kleiner Bereich des Blechs mikroderissig, und sobald die physikalischen Eigenschaften der Kupferschicht schlecht sind, wird es sogar eine Krise von gebrochenen Löchern verursachen.

3. QFP Welle Löten kann auch be pergebildet on die botzum Platte Oberfläche
When die Schaltung Brett erfürdert doppelseitig Löten von SMT Kompeinenten, und diere sind auch QFP aktiv Komponenten on die botzum von die Schaltung Brett, und Welle Löten von durch-Loch Stifts is auch erfoderderlich, die allgemein Praxis von die Leiterplattenfabrik is zu Reflow die Lot Paste on die vorne Oberfläche zuerst, und dien die Brett Drehen über und Gemeinkosten, und dien drucken Lot Paste on die unten Oberfläche, und führen Gemeinkosten Reflow on all SMT Komponenten wieder. Endlich, die Stift Komponenten sind lokal Welle gelötet on die unten unter die Schutz von die Tablett. Als a Ergebnis, a zutal von drei Blei-free Wärme Folter wird caVerwendung schwerwiegend Schäden zu die Schaltung Brett und verschiedene Komponenten.

Zu diesem Zeitpunkt, wenn die aktiven Komponenten wie QFP oder SOIC auf der Unterseite auch geklebt und wie kleine Passiv Komponenten positioniert werden, dann wird die gesamte Unterseite doppelgutig mit Szuß (Spoilerwellen) und Advektionswellen gelötet, und die Pin-Komponenten können Allee gleichzeitig geschweißt werden. Auf diese Weise kann nicht nur der HitzePrüfung eines Reflows vermieden werden, sondern auch das Verfahren zum Abgaben von Wellenlöten kann zwei Fliegen mit einer Klappe töten, was viel billiger ist als das Reflow von LötPasten.

Das Problem beim großflächigen QFP- oder SOIC-Wellenlöten besteht darin, dass die Nah-Pitch-Pins aufgrund des Zugs der Zinnwelle vont kurzgeschlossen sind. Darüber hinaus steigt die Oberflächenspannung bleifreier Lote (d.h. der Zusammenhalt wird größer), und die Katastrophe ist besonders gravierend. Zu diesem Zeitpunkt können Sie "Löten Dieb" an den vier Ecken oder beiden Enden der Pin-Pads am Anfang des Layrauss (Ladut) hinzufügen, so dass im Moment des Wellenvorgangs die ursprünglichen Pads gezogen werden können. Die Zinnmenge kann vom Zinndieb am Schwanz absorbiert werden, und verschiedene Kurzschlüsse können verschwinden. Es ist jedoch zu beachten, dass der Paketkörper mit IC nach unten gerichtet zu diesem Zeitpunkt die Zinnwelle durchläuft. Genau wie SMT Reflow muss es direkt in der Wärmequelle eingeschlossen sein. Daher müssen wir auch auf die J-STD-020C Feuchtigkeseineempfindlichkeit ((MSL)) achten. Der Schlüssel, um zu verhindern, dass das Paket bricht.

Vierte, die oben Loch sollte be Reduzierend
Most von die aktuell PCB-Design Spezifikations or zuols ((Ladut) svontwsind) sind die Fürtsetzung von Blei Löten Konventionen über die Jahre. In Tatsache, die bleifrei Lot has arm Löten Fähigkeit (referRing zu Zinn or lose Zinn) fällig zu die Zunahme von kohäsiv Kraft. Bei die Geschwindigkeit von normal pumStiftg Pumpe, if you wollen zu drücken die tin Welle~, die I/L oben kann auch Überlauf und Abdeckung die vorne Loch. For die wer sind Klingeln, dieir Chancen sind nicht viel. ABl. STD-001D in its Tabelle 6-5 for Klasse 2 und 3 Bretts, nur erfordert dass die Betrag von tin in die Loch erreicht 75% zu Pass. Daher, die oben Loch Ring tut nicht Bedarf zu be die gleiche Größe as die unten Oberfläche, odierwise die oben ring von die OSP Film wird abreisen die Außen Kupfer exponiert in vergeblich. Die beschädigt OSP Film is schwierig zu Sicherstellen dass die Kupfer Oberfläche wird nicht Rost und migrieren während nachfolgend Verwendung. Bei dies Zeit, die oben Loch kann be reduziert (die Fläche von odier squsind Pads sollte auch be reduziert, or die "Löten Maskeon Pad" (Solder Maskon Pad), dass is, "Löten Mask Definiert ((SMD))" (SMD) Ansatz, Eins reduziert die Risiko von Kupfer Exposition on die ring Seite.