Leiterplattentechnisch - Entwurf des EDA-Beschleunigungsschnitts für Fahrzeuge

Der Vehicle Manometer Chip gehört zu einem Zweig des Halbleiterchips. Gegenwärtig ist ein großer Engpass bei der Chip-Design-Verifizierung der Mangel an Talenten, was auch für Fahrzeug-Spurweiten-Chips gilt. Statistiken zufolge wird es in 2020 etwa 200000 IC-Design-Praktiker geben, aber die Nachfrage nach Talenten durch Unternehmen hat diese Zahl weit übertroffen. Infolgedessen beklagt fast jedes Halbleiterdesign-Unternehmen, dass es in diesem Jahr schwierig ist, dringend benötigtes Design-Verifikationspersonal zu rekrutieren.

Einerseits liegt der Mangel an Chiptalenten im Mangel an traditionellem Talenttrainingsmodus. In diesem Zusammenhang freuen wir uns, dass das Land eine Reihe von Projekten zur Integration der EDA-Industrieuniversitäten ins Leben gerufen und durchgeführt hat. Andererseits wird der Talentmangel weitgehend durch das Monopol und die Schließung ausländischer EDA-Werkzeuge verursacht. Dieser Konservatismus und die Schließung erschweren es gewöhnlichen inländischen Entwicklern, umfangreiche Kontakte zu haben, geschweige denn sekundäre Entwicklung.

Auto Manometer Chip ist ein komplexes Software- und Hardware-System. Die On-Board-Chip-Verbindung hat sich allmählich von der traditionellen einfachen Sensorverbindung über Dosen-, Moos- und FlexRay-Bus zur komplexen Fahrzeug-Ethernet-Verbindung gewandelt. Die übertragenen Daten werden auch von den vorherigen Debugging- und Diagnoseinformationen zu Audio- und Videounterhaltungsinformationen und geschäftskritischen Dateninformationen aktualisiert. Mit zunehmender Datenmenge werden Dateninhalt und Verzögerungssicherheit immer wichtiger und die Software im Spurweiten-Chip wird immer komplexer.

Fahrzeugmesschip ist auch eine besondere Art im Chipbereich, insbesondere hat er strenge Anforderungen an die funktionale Sicherheit. Die Division Functional Safety Integrity Level (ASIL) des Fahrzeugmesschips erfordert eine Reihe strenger Tests und Abdeckungsberichte im Designprozess. Die traditionelle Chipdesign Verifikationsmethode ist schwierig, die komplexen Anforderungen im Bereich der funktionalen Sicherheit effektiv zu erfüllen. Diese Herausforderung besteht auch darin, die Reform der Designmethoden zu fördern. Das fortschrittliche Entwurfskonzept kann die Effizienz erheblich verbessern, den Entwurfszyklus beschleunigen und das Chipsicherheitsniveau verbessern.

Um die aktuellen Schwierigkeiten von Fahrzeugspezifikations-Chips loszuwerden, einschließlich Abhängigkeit von ausländischen Halbleiterherstellern und EDA-Werkzeugen, Mangel an inländischen Chiptalenten und Rückwärtsdesign-Konzept, müssen wir die Reform von EDA-Konzepten, Werkzeugen und Methoden betonen.

Daher unterbreiten wir drei Vorschläge für die Auslegung des Beschleunigungsfahrzeugmesschips:

O1. Änderung des EDA-Konzepts

Die meisten traditionellen EDA-Tools öffnen die Middle-Layer-Schnittstelle nicht für die Öffentlichkeit, und gewöhnliche Benutzer können sich nicht erneut entwickeln. Lange Zeit war die Produktökologie geschlossen und die Nutzergruppe eng. Xinhuazhang betont die Verwendung der EDA-2.0-Technologie und des Konzepts und nimmt den Modus des Chip-Design-Plattformdienstes an (edaas (elektronisches Design als Dienst)): Werkzeuge sind organisch in Cloud-native Dienste eingebettet, bieten rundum offene Schnittstellen und passen sich weitgehend an die Prozesse der Designprüfung an. Die Werkzeugschnittstelle ist offen und das Werkzeug selbst ist Plattform, die den Chipentwurf und die Überprüfung automatisierter und intelligenter machen kann; Gleichzeitig kann EDA 2.0 auch mehr Menschen ermöglichen, über edaas am Chipdesign teilzunehmen und die Arbeit schnell und effizient abzuschließen; Die EDA 2.0-Technologie ist eine der effektivsten Möglichkeiten, den Chip-Talentengpass zu lösen. Wir hoffen, dass mehr Embedded-Ingenieure, Systemingenieure und sogar Software-Ingenieure die EDA 2.0-Technologie nutzen können, um am Chipdesign und F & D effizient in der Zukunft.

O2, EDA Werkzeugwechsel

EDA-Tools bieten Datenunterstützung für die funktionale Sicherheit, insbesondere für die quantitative Analyse, die für die Iso26262-Zertifizierung erforderlich ist: Failure Mode Effect und Diagnostic Analysis (fmeda). Beim Entwerfen des Fahrzeugmanometer-Chips ist das gemeinsame Mittel von fmeda die absichtliche Fehlereinspritzung auf den Chip und analysiert dann die Funktionsausfallwahrscheinlichkeit (Fehlereffizienz), die durch Fehlereinspritzung verursacht wird, um das Sicherheitsintegritätsniveau des Fahrzeugmanometer-Chips zu bewerten.

Daher benötigen EDA-Tools Testanreize, die verschiedene Fehlermodelle generieren können. Aufgrund der großen Anzahl und Vielfalt von Fehlern, die in den Chip eingespritzt werden müssen, haben herkömmliche Simulationswerkzeuge oft eine geringe Leistung, verbrauchen großen Speicher und lange Simulationszeit. Dies liegt daran, dass sich die traditionelle Simulationswerkzeug-Engine auf die Funktionsprüfung konzentriert, die enormen Speicher- und CPU-Overhead für die Fehlereinspritzung hat.

Daher erfordert die Fehlereinspritzung EDA-Firma, einen speziellen Simulatormotor zu entwerfen, um die Effizienz der Fehlereinspritzsimulation zu verbessern; Darüber hinaus benötigt der Chip-Fehler-Injektionstest den Simulator, um mehr Fehler zu behandeln und so viel wie möglich gleichzeitig auszuführen. Aufgrund der Regelmäßigkeit und Symmetrie einiger Logik im Chip können einige Regeln durch formale Methoden gefunden werden, um die Anzahl unnötiger Injektionen in großem Maßstab zu reduzieren. Sobald die Anzahl der Testfälle reduziert ist, kann die Gesamtzeit für die Simulation reduziert werden, was wiederum die Effizienz des Simulators verbessern kann.

Emulator ist nur ein typisches Beispiel für EDA Werkzeugwechsel. Andere Tools, wie die formale Verifizierung, können auch viele Verbesserungen und Optimierungen für die funktionale Sicherheit vornehmen, einschließlich der automatischen Erkennung von Sicherheitspfaden und anwendbaren Fehlermodellen auf kritischen Pfaden: einschließlich fester offener Fehler, transienter Fehler, Übergangsfehler, Brückenfehler usw. Diese Technologien werden die Verifizierungseffizienz des Fahrzeugmanometer-Chips erheblich verbessern.

O3. Reform der Entwurfsmethodik

Der Unterschied zwischen Auto-Manometer-Chip und Unterhaltungselektronik-Chip liegt in den besonderen Anforderungen an Sicherheit und Zuverlässigkeit. Zu Beginn des Entwurfs muss der Spurchip des Fahrzeugs eine sehr sorgfältige Architekturexploration durchführen. Ziel dieser Vorarbeiten ist es, zuerst die Sicherheit zu gewährleisten und dann die Anforderungen der iso26262 Zertifizierung zu erfüllen. Um die Sicherheit des Designs in rauer Umgebung zu gewährleisten, verwendet der Fahrzeuglehrenchip oft einige spezielle Logikfunktionen: zum Beispiel Hardware-CRC-Überprüfung im Datenfluss, Single-Bit-Paritätsprüfung in On-Chip-SRAM und Flash-Speicher, Datenauslesung ECC-Überprüfung und Chip-Spannungserkennung; In der steuerungsintensiven Logik wird redundante Logik übernommen, wie z. B. mehrere CPUs, die eine einzelne Aufgabe gleichzeitig verarbeiten, Ausgabeergebnisvergleich, Doppelüberwachungssystem, Sicherungsmechanismus für Uhrschaltungen usw. Um die Logikeinheit im Zusammenhang mit diesen Sicherheitsmaßnahmen zu entwerfen, ist es notwendig, ihre Notwendigkeit, Zuverlässigkeit und Integrität in der frühen Phase des Entwurfs zu überprüfen.

Basierend auf praktischen Erfahrungen empfehlen wir, das virtuelle Modell der Chipfunktion so bald wie möglich zu Beginn des Designs einzuführen. Diese Entwicklung auf Basis eines virtuellen Modells kann es Designern und Architekten ermöglichen, das System so schnell wie möglich zu analysieren und zu optimieren und die Vorteile verschiedener Architekturen in Bezug auf die Sicherheitsleistung zu erkunden. Einerseits können Konstrukteure diese Modelle verwenden, um komplexe Konstruktionen zu überprüfen, vorläufige Analysen vorzunehmen und den optimalen Leistungsbereich des Stromverbrauchs ohne SOC-reale Umgebung zu beurteilen; Auf der anderen Seite kann der Verifikationsingenieur das virtuelle Modell verwenden, um die Whitebox-Testumgebung so schnell wie möglich zu entwickeln, den Software- und Hardwarekollaborativen Test komplexer Systeme im Voraus durchzuführen und sogar das Modell in der allgemeinen Steuerung zusammenzustellen und es in das Steuergerätesystem für tatsächlichen Feldtest zu setzen.

Virtuelles Modell hat viele Vorteile, aber seine Prämisse ist, dass Ingenieure sich seiner Bedeutung weithin bewusst sein müssen und es aktiv erforschen und in der Entwurfsprüfung gut nutzen müssen. Gleichzeitig sollten EDA-Hersteller auch aktiv mit verschiedenen Chip-IP-Herstellern zusammenarbeiten, um reichhaltigere und flexiblere virtuelle Modelle zu entwickeln und ein Ökosystem aufzubauen, das der positiven Entwicklung der Branche förderlich ist. Die Verschiebung links des Verifizierungstests ist der Trend, der auf dem Gebiet des komplexen Chipdesigns befürwortet wird, und auf dem Fahrzeugmanometer-Chip glauben wir, dass das virtuelle Modell ein perfekter Hilfepunkt für die Verschiebung links des Verifizierungstests ist.

In den letzten zwanzig Jahren sind wir uns der Veränderungen bewusst, die die technologische Entwicklung in der Chipindustrie mit sich bringt, aber gleichzeitig benötigen wir zunehmend stärkere technologische Innovationen, um die Bedürfnisse unserer wachsenden Chipindustrie zu erfüllen und verschiedene Herausforderungen zu lösen, denen wir gegenüberstehen. Wir sind fest davon überzeugt, dass die Verlagerung auf die Änderung der EDA-Tools durch EDA 2.0 das Engpass-Problem von Talenten und Technologie lösen kann; Verbesserte Instrumente können die Effizienz der Konstruktionsprüfung verbessern; Der umfangreiche Einsatz virtueller Modelle wird die Qualität der Architekturexploration verbessern und die Sicherheit von Fahrzeugspezifikations-Chips verbessern. Wir hoffen, aktiv zu erforschen und mit Kollegen in verschiedenen Branchen zu kommunizieren, gemeinsame Entwicklungen und Fortschritte zu machen und zur Entwicklung unserer nationalen Chips, einschließlich Fahrzeugregulierungs-Chips beizutragen!