Leiterplattentechnisch - Wege zur Verbesserung der Effizienz im Leiterplattendesign

Leiterplattendesign ist eine kritische und zeitraubende Aufgabe. Alle auftretenden Probleme erfordern PCB-Ingenieure die gesamte Leiterplattendesign auf Komponentenbasis. Es kann gesagt werden, dass das Niveau der erforderlichen Pflege für Leiterplattendesign ist nicht weniger als die des Chipdesigns. Ein typischer Leiterplattendesign process consists of the following steps:
Die first three steps take the most time, weil Schaltplan der Leiterplatte Inspektion ist ein manueller Prozess. Stellen Sie sich ein SoC-Board mit 1,000 oder mehr Anschlüsse. Jede Verbindung manuell zu überprüfen ist eine mühsame Aufgabe. In der Tat, es ist fast unmöglich, jede Verbindung zu überprüfen, was zu Problemen mit dem Finale führen wird Leiterplatte, wie falsche Verbindungen, Floating Nodes, etc.

The Schaltplan der Leiterplatte capture stage generally faces the following types of problems:
Underline error: such as APLLVDD und APLL_VDD
Capitalization issues: such as VDDE and vdde, Rechtschreibfehler, Signalkurzschlussprobleme, etc.
Um diese Fehler zu vermeiden, Es sollte eine Möglichkeit geben, die vollständige Schaltplan der Leiterplatte innerhalb weniger Sekunden. Diese Methode kann durch Schaltplan der Leiterplatte DiagrammSimulation, and Schaltplan der Leiterplatte Diagrammsimulation wird selten im aktuellen Leiterplattendesignprozess gesehen. Durch Schaltplan der Leiterplatte simulation, Die Endergebnisse können an den benötigten Knoten beobachtet werden, so kann es automatisch alle Verbindungsprobleme überprüfen. Das Folgende wird anhand eines Projektbeispiels erklärt. Betrachten Sie ein typisches Blockdiagramm eines Leiterplatte:
In a complex Leiterplattendesign, die Anzahl der Drähte kann Tausende erreichen, und eine sehr kleine Menge an Änderungen kann viel Zeit verschwenden, um zu überprüfen. Schematische Simulation kann nicht nur Konstruktionszeit sparen, aber auch die Qualität der Leiterplatte verbessern und die Effizienz des gesamten Prozesses verbessern.

A typical DUT has the following signals:
The device under test will have various signals after some pre-adjustment, und es gibt verschiedene Module, wie Spannungsregler, Operationsverstärker, etc., zur Signaleinstellung. Consider an example of a power supply signal obtained by a voltage regulator:

In order to verify the connection relationship and perform an overall inspection, Schematische Simulation wird verwendet. Schematische Simulation besteht aus Schaltplanerstellung, Erstellung und Simulation von Testplattformen. Während der Erstellung der Testplattform, Ein Anregungssignal wird an die erforderliche Eingangsklemme gegeben, und dann wird das Ausgangsergebnis am Signalpunkt von Interesse beobachtet. Der obige Prozess kann erreicht werden, indem die Sonde mit dem zu beobachtenden Knoten verbunden wird. Die Knotenspannung und Wellenform können anzeigen, ob Fehler im Schaltplan vorliegen. Alle Signalverbindungen werden automatisch geprüft.
Mit Hilfe der Simulation, Wir können die Ergebnisse direkt beobachten, um zu bestätigen, ob das schematische Diagramm der Leiterplatte ist korrekt. Darüber hinaus, durch sorgfältige Anpassung des Anregungssignals oder der Bauteilwerte, es ist auch möglich, die Leiterplattendesign Änderungen. Daher, Schaltplansimulation kann viel Zeit für Leiterplattendesign und Inspektionspersonal sparen, und erhöhen Sie die Genauigkeit des Leiterplattendesigns.