Leiterplattentechnisch - Einfluss von PCB-Durchgangslöchern auf die Signalübertragung

Vias sind eine der wichtigen Komponenten von mehrschichtigen Leiterplatten, und die Bohrkosten machen normalerweise 30% bis 40% der Herstellungskosten von Leiterplatten aus. In einfachen Worten kann jedes Loch auf einer Leiterplatte als Vias bezeichnet werden.

1. Paralsesenkapazesät der Durchkontaktierungen

Die über sich selbst hat a Paralsesen Kapazität zu die Boden. Wirnn it is bekannt dalss die Durchmesser von die Isolierung Loch on die Boden Ebene von die über is D2, die Durchmesser von die über Pad is D1, die Dicke von die Leiterplatte is T, und die dielektrisch konstant von die Brett Substrat is ε, die Größe von die Parasiten Kapazität von die über is ungefähr: C=1.41εTD1/((D2-D1)) Die Parasiten Kapazität von die über wird Ursache die Schaltung zu verlängern die steigen Zeit von die Signal und Reduzieren die Geschwindigkeit von die Schaltung. Für Beispiel, für a PCB mit a Dicke von 50Mil, wirnn a über mit an innen Durchmesser von 10Mil und a Pad Durchmesser von 20Mil is verwirndet, und die Entfernung zwischen die Pad und die Boden Kupfer Fläche is 32Mil, dann wir kann ungefähr die über Verwendung die oben Fürmel Die Parasiten Kapazität is grob: C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF, die steigen Zeit ändern verursacht von dies Teil von die Kapazität ist: T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28ps. Es kann be gesehen von diese Werte dass obwohl die Wirkung von die steigen Verzögerung verursacht von die Parasiten Kapazität von a einzeln über is nicht vonfensichtlich, wenn die über is verwendet mehrfach Zeiten in die Spur zu Schalter zwischen Ebenen, die Designer sollte noch Erwägen sodergfältig.

2, die parasitäre Induktivität des

Ebenso gibt es parasitäre Induktivitäten zusammen mit der parasitären Kapazität der Vias. Bei der Konstruktion von Hochgeschwindigkeseine-Digitalschaltungen ist der Schaden, der durch die parasitäre Induktivität der Durchkontaktierungen verursacht wird, vont größer als der Einfluss der parasitären Kapazität. Seine parasitäre Reiheninduktivität schwächt den Beitrag des ByPass-Kondensazurs und schwächt die Filterwirkung des gesamten StromSystems. Wir können einfach die ungefähre parasitäre Induktivität eines Durchgangs mit der folgenden Fürmel berechnen: L=5,08h[ln(4h/d)+1] wobei L die Induktivität des Durchgangs bezieht, h die Länge des Durchgangs und d die Mitte ist Der Durchmesser des Lochs. Aus der Fürmel ist ersichtlich, dass der Durchmesser des Durchgangs einen geringen Einfluss auf die Induktivität hat und die Länge des Durchgangs den größten Einfluss auf die Induktivität hat. Anhund des obigen Beispiels kann die Induktivität des Durchgangs berechnet werden wie: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH. Wenn die Anstiegszeit des Signals 1ns ist, dann ist seine äquivalente Impedanz: XL=L/T10-90=3.19Ω. Diese Impedanz kann nicht mehr ignoderiert werden, wenn Hochfrequenzstrom fließt. Besonderes Augenmerk sollte darauf gelegt werden, dass der Bypass-Kondensazur beim Verbinden der Leistungsschicht und der Masseschicht zwei Durchgänge durchlaufen muss, damit die parasitäre Induktivität des Durchgangs exponentiell zunimmt.

3. Via Design in Hochgeschwindigkeits-PCB

Durch die obige Analyse der parasitären Eigenschaften von Durchkontaktierungen können wir sehen, dass scheinbar einfache Durchkontaktierungen im Hochgeschwindigkeits-PCB-Design vont große negativ Auswirkungen auf das SchaltungsDesign haben. Um die negativen Auswirkungen, die durch die parasitären Effekte der Vias verursacht werden, zu reduzieren, kann im Design Folgendes getan werden:

1. Wählen Sie unter Berücksichtigung der Kosten und der Signalqualität eine angemessene Größe über. Zum Beispiel ist es für das 6-10-Schicht-Speichermodul PCB-Design besser, 10/20Mil (gebohrt/pad) Durchgänge zu verwenden. Für einige High-Density Small-Size-Boards kannst du auch 8/18Mil verwenden. Loch. Unter aktuellen technischen Bedingungen ist es schwierig, kleinere Durchkontaktierungen zu verwenden. Bei Strom- oder Masseverbindungen können Sie erwägen, eine größere Größe zu verwenden, um die Impedanz zu reduzieren.

2. Die beiden oben diskutierten Formeln können geschlossen werden, dass die Verwendung einer dünneren Leiterplatte vorteilhaft ist, um die beiden parasitären Parameter des Durchgangs zu reduzieren.

3. Die Energie- und Massepunkte sollten in der Nähe gebohrt werden, und die Leitung zwischen dem Durchgang und dem Stift sollte so kurz wie möglich sein, da sie die Induktivität erhöhen. Gleichzeitig sollten die Strom- und Masseleitungen so dick wie möglich sein, um die Impedanz zu reduzieren.

4. Versuchen Sie es nicht zu ändern die Ebenes von die Signal Spuren on die Leiterplatte, dass is, versuchen nicht zu Verwendung unnötig Durchkontaktierungen.

5. Platzieren Sie einige geerdete Durchkontaktierungen in der Nähe der Durchkontaktierungen der Signalschicht, um die nächste Schleife für das Signal bereitzustellen. Es ist sogar möglich, eine große Anzahl redundanter Masseverbindungen auf der Leiterplatte zu platzieren. Natürlich muss das Design flexibel sein. Das zuvor besprochene Via-Modell ist der Fall, wenn es Pads auf jeder Schicht gibt. Manchmal können wir die Pads einiger Schichten reduzieren oder sogar entfernen. Besonders wenn die Dichte der Durchkontaktierungen sehr hoch ist, kann es zur Bildung einer gebrochenen Nut in der Kupferschicht führen, um die Schleife zu isolieren. Um dieses Problem zu lösen, können wir neben der Verschiebung der Position des Durchgangs auch erwägen, das Durchgangs auf der Kupferschicht zu platzieren. Die Padgröße wird reduziert.