PCB-Neuigkeiten - Leiterplatte nicht unterstützte Löcher und Kontaktpads

Leiterplattenlöcher und Kontaktchipdefekte und Qualitätskontrollstundards

1. Nicht tragendes Loch Halo

Halo: Risse oder Delamination auf der Oberfläche oder unter der Oberfläche des PCB-Substrats verursacht durch mechanische Verarbeitung; Es manifestiert sich normalerweise als weißer Bereich um das Loch oder andere mechanisch bearbeitete Teile oder zwei Stellen gleichzeitig.

Kein Halo-Zustand

Keine Heiligenschein.

Akzeptable Bedingungen für PCB Halo

Zulässige Bedingungen Stufe 3, 2, 1

• Wenn das Kantenabstandsdesign IPC-2222 entspricht, Der Abstand zwischen der Halo-Penetration und dem nächstgelegenen leitfähigen Muster darf nicht kleiner sein als der minimale seitliche Leiterabstand,

Wenn nicht angegeben, ist es nicht weniger als 100 μm [3,937 μin].

• Wenn das Kantenabstandsdesign nicht IPC-2222 entspricht, wird es vom Leiterplattenhersteller und vom Benutzer durch Verhandlungen bestimmt.

Erfüllt nicht die Bedingungen-Stufe 3, 2, 1

• Der Mangel erfüllt oder übertrifft die oben genannten Anforderungen nicht.

2. Printed contact piece

2.1 Oberflächenplattierungs-Edge Connector Landung

Zielbedingungen: Stufe 3, 2, 1

• Es gibt keine Gruben, Vertiefungen, Kratzer, Nadellöcher und Oberflächenknoten auf der Kantenverbindungsplatte.

• Es gibt weder freiliegende Kupfer- noch Beschichtungsüberlappungen zwischen der Lötbeschichtung oder Lötmaske und der Endbeschichtung.

• Oberflächendefekte im intakten Bereich entlarven nicht das darunter liegende Metall.

• Es gibt kein Spritzlöt oder Zinn-Blei-Beschichtung im intakten Bereich.

• Es gibt keine Knötchen und Metallstöße im intakten Bereich.

• Die längste Dimension von Gruben, Vertiefungen oder Vertiefungen außerhalb des intakten Bereichs darf 0,15 mm [0,00591 in] nicht überschreiten. Es gibt nicht mehr als drei Mängel an jedem Kontaktstück, und die Kontaktstücke mit diesen Fehlern überschreiten nicht 30% der Gesamtzahl der Kontaktstücke.

• Der elektrische Test "Sondeneindruck" im intakten Bereich erfüllt die endgültigen Oberflächenbeschichtungsanforderungen.

Anmerkung 1: Der intakte Bereich bezieht sich auf die Fläche von 80% Breite und 90% Länge der Mitte der Verbindungsplatte. Anmerkung 2: Verschüttetes Lot oder freigelegtes Nickel/Kupfer.

Anmerkung 3: Vertiefung der elektrischen Prüfsonde.

Anmerkung 4: Pockmarken, Vertiefungen oder Vertiefungen.

Anmerkung 5: Schnitte und Kratzer.

Zulässige Bedingungen 3 (exponiertes Kupfer/überlappende Fläche)

• Die exponierte Kupfer/Beschichtung Überlappungsfläche ist kleiner oder gleich 0,8 mm [0,031 in]. Farbunterschiede sind im überlappenden Bereich zulässig.

Zulässige Bedingungen 2 (exponiertes Kupfer/überlappende Fläche)

• Die freigelegte Kupfer/Beschichtung Überlappungsfläche überschreitet nicht 1.25 mm [0.04921 in]. Farbunterschiede sind im überlappenden Bereich zulässig.

Zulässige Bedingungen 1 (exponiertes Kupfer/überlappende Fläche)

• Die exponierte Kupfer/Beschichtung Überlappungsfläche überschreitet nicht 2,5 mm [0,0984 in]. Farbunterschiede sind im überlappenden Bereich zulässig.

Nicht förderfähige Stufe 3, 2, 1

• Der Mangel erfüllt oder übertrifft die oben genannten Anforderungen nicht.

2.2 Oberflächenbeschichtung-Rechteckige Oberfläche Mount Land

Zielbedingungen: Stufe 3, 2, 1

• Es gibt keine Lücken, Vertiefungen, Knötchen oder Nadellöcher am äußeren Rand der Verbindungsplatte oder innerhalb der Verbindungsplatte.

Zulässige Bedingungen Stufe 3, 2

• Oberflächenfehler entlang der äußeren Kante des Verbindungspads dürfen 20% der Länge oder Breite des Verbindungspads nicht überschreiten.

•Oberflächenfehler entlang der äußeren Kante der Verbindungsplatte können nicht auf die Fläche von 80% der Länge und 80% der Breite der Mitte der Verbindungsplatte eingreifen.

• Die Oberflächenfehler innerhalb der Verbindungsplatte dürfen 10% der Länge oder Breite der Verbindungsplatte nicht überschreiten.

• Der elektrische Test "Sondeneindruck" im intakten Bereich erfüllt die endgültigen Oberflächenbeschichtungsanforderungen.

Zulässige Bedingungen 1

• Oberflächenfehler entlang der äußeren Kante des Verbindungspads dürfen 30% der Länge oder Breite des Verbindungspads nicht überschreiten.

•Oberflächenfehler entlang der äußeren Kante der Verbindungsplatte können nicht auf die Fläche von 80% der Länge und 80% der Breite der Mitte der Verbindungsplatte eingreifen.

• Die Oberflächenfehler innerhalb der Verbindungsplatte dürfen 20% der Länge oder Breite der Verbindungsplatte nicht überschreiten.

• Der elektrische Test "Sondeneindruck" im intakten Bereich erfüllt die endgültigen Oberflächenbeschichtungsanforderungen.

Nicht förderfähige Stufe 3, 2, 1

• Der Mangel erfüllt oder übertrifft die oben genannten Anforderungen nicht.

2.3 Surface Plating-Round Surface Mounting Land (BGA)

Zielbedingungen: Stufe 3, 2, 1

• Keine Einschnitte, Vertiefungen, Knötchen oder Nadellöcher am äußeren Rand der Verbindungsplatte.

Acceptable conditions-level 3,2

Acceptable conditions-Level 3, 2

• Oberflächenfehler entlang der äußeren Kante des Verbindungspads können sich nicht bis zur Mitte des Verbindungspads für mehr als 10% des Durchmessers des Verbindungspads erstrecken.

• Oberflächenfehler entlang der äußeren Kante der Verbindungsscheibe dürfen nicht über 20% des Umfangs der Verbindungsscheibe hinausgehen.

• Es gibt keinen Oberflächenfehler im 80% Bereich des Durchmessers Mitte der Verbindungsplatte.

• Der elektrische Test "Sondeneindruck" im intakten Bereich erfüllt die endgültigen Oberflächenbeschichtungsanforderungen.

Nicht förderfähige Stufe 3, 2, 1

• Der Mangel erfüllt oder übertrifft die oben genannten Anforderungen nicht.

2.4 Oberflächenbeschichtung-Metall Draht Bonding Pad

Zielbedingungen: Stufe 3, 2, 1

• Nach der Prüfung gemäß der anwendbaren Prüfmethode, die vom Lieferanten und dem Käufer ausgehandelt wurde, hat das Drahtklebepad keine Oberflächenknoten, Rauheit, Sondeneindruck oder Sondeneindruck, die 0.8 μm [32 μin] RMS (Wurzelmittelquadratischer Wert) im intakten Bereich überschreiten. Kratzer. Wenn IPC-TM-650 Testmethode 2.4.15 verwendet wird, um den mittleren Quadratwert der Wurzel im intakten Bereich zu erhalten, wird empfohlen, die Rauheitsschnittbreite auf ca. 80% der maximalen Länge des Drahtbondpolsters anzupassen. Weitere Informationen zur Oberflächenrauheit finden Sie unter ASME B46.1.

• Die Definition des intakten Bereichs basiert auf der Mitte des Drahtbondpads, dem Bereich innerhalb des Bereichs von 80% der Länge des Drahtbondpads und 80% der Breite (siehe Abbildung 20 unten).

Nicht förderfähige Stufe 3, 2, 1

• Der Mangel erfüllt oder übertrifft die oben genannten Anforderungen nicht.

2.5 Kantengrate von PCB gedruckten Kontakten

Zielbedingungen: Stufe 3, 2, 1

Glatte Kanten.

Zulässige Bedingungen Stufe 3, 2, 1

•Kantenbedingungen-glatt, keine Grate, keine rauen Kanten, keine Verformung der Beschichtung des gedruckten Kontaktblatts, keine Trennung (Delamination) zwischen dem gedruckten Kontaktblatt und dem Substrat und keine lose Faser auf der abgeschrägten Kante des Kontaktblatts. Die Exposition von Kupfer ist am Ende des gedruckten Kontaktstücks erlaubt.

Nicht förderfähige Stufe 3, 2, 1

• Der Mangel erfüllt oder übertrifft die oben genannten Anforderungen nicht.

2.6 Adhesion of outer coating

Target/akzeptable Bedingungen-Ebene 3,2,1

• Der Bandtest beweist, dass die Beschichtung eine gute Haftung hat und keine Beschichtung abzieht

Anmerkung 1: Leiterbreite (tatsächlich).

Anmerkung 2: Die Leiterbreite auf der Produktionsgrundplatte.

Anmerkung 3: Die vom Ganzen beobachtete Verbreiterung der Beschichtung (bestimmt durch vertikale Messung von oben und Vergleich mit dem Produktionsleiter).

Anmerkung 4: Endbeschichtung.

Anmerkung 5: Kupfer.

Anmerkung 6: Von Herstellern und Anwendern beobachtete Unterschreitung.

Anmerkung 7: Beschichtungskanten, die von Herstellern und Anwendern beobachtet werden.

• Der Mangel erfüllt oder übertrifft die oben genannten Anforderungen nicht.

Anmerkung 1: Die Haftung der Beschichtung sollte gemäß IPC-TM-650 Prüfmethode 2.4.1 geprüft werden. Ein Stück druckempfindliches Band wird auf die Oberfläche der Beschichtung gedrückt, und dann wird das Band von Hand in Richtung senkrecht zum Schaltungsbild abgerissen.

Hinweis 2: Die Beschichtung wird auf das Band geklebt.

Dies ist die Einführung von Leiterplatte Nicht tragende Löcher und Kontaktchipdefekte und Qualitätskontrollstandards. Ipcb bietet auch Leiterplattenhersteller and Leiterplattenherstellung Technologie.