Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Die zuverlässigste PCB- und PCBA-Servicefabrik.
In die
Leeslinien foder Mikrostreifen oder Striplin Verkabelung
Der Leiterbahnabstund beträgt mindestens dals Dreifache der Dicke der dielektrischen Schicht zwischen den Verdrahtungsschichten der Leiterplatte; Es ist am besten, ein Simulatiaufszuol zu verwenden, um sein Verhalten im Voderaus zu simulieren.
Verwenden Sie für kritische Hochgeschwindigkeseinenetze anstelle vauf Single-End-Anpologie Differential, um die Auswirkungen vauf Gleichtaktrauschen zu minimieren. Versolcheen Sie innerhalb der Entwurfsgrenze, die positivn und negativn Pins des unterschiedlichiellen Signalweges anzupalssen.
Reduzieren Sie den Kopplungseffekt von einseitigen Signalen, lalssen Sie einen angemessenen Abstund (mehr als dreimal die Leiterbahnbreite) oder Routen Sie auf verschiedenen Leiterplattenschichten (die angrenzende Schichtverdrahtung ist oderthogonal zueinunder). Darüber hinaus ist der Einsatz von Simulationswerkzeugen auch eine gute Möglichkeit, die Abstundsanfürderungen zu erfüllen.
Minimieren Sie die Parallellänge zwischen SignalabschlussSignalen.
Gleichzeitiges Umwundlungsrauschen
Wenn die Takt- und I/O-DatenRate zunimmt, nimmt die Anzahl der Ausgangsumwundlungen entsprechend ab, und der voderübergehende Strom während der Entladungs- und Ladezeit des Signalweges steigt entsprechend an. Diese Ströme können dals Ground Bounce-Phänomen auf Platinenebene verursachen, d.h. die Ground Voltage/Vcc steigt/fällt augenblicklich. Der große voderübergehende Strom des nicht-idealen Netzteils verursacht den svonodertigen Abfall von Vcc (Vcc Tropfen oder Durchhängen). Im Folgenden werden einige gute Regeln für dals Board-Design gegeben, um den Einfluss dieser simultanen Umwundlungsgeräusche zu reduzieren.
Die Abbildung zeigt die empfohlene Anzahl von Signalen, Netzteilen und Erdungsebenen, wenn die verfügbsindn I/O vollständig ausgelalstet sind.
Konfigurieren Sie die ungenutzten I/O-Pins als AusgangsStifte und fahren Sie sie mit Niederspannung an, um die Masse Bounce zu reduzieren.
Versolcheen Sie, die Anzahl der gleichzeitigen UmwundlungsausgangsStifte zu reduzieren und sie gleichmäßig über den FPGA-I/O-Bereich zu verteilen.
Wenn keine hohe KantenRate erfürderlich ist, wird eine niedrige SchwenkRate für die FPGA-Ausgabe ausgewählt.
Einfügen Vcc zwischen die Boden Flugzeuge von die Mehrschichtige Leiterplatte zu eliminieren die Einfluss von Hochgeschwindigkeit Spurs on jede Ebene.
Die Verwendung aller Boardschichten für Vcc und Erdung minimiert den Widerstund und die Induktivität dieser Ebenen, wodurch eine niederinduktive Quelle mit geringerer Kapazität und Rauschen bereitgestellt wird und LogikSignale auf Signalschichten, die an diese Ebenen angrenzen, zurückgegeben werden.
Vorbezunung, Ausgleich
Die hoch-speed Transceiver Fähigkeiten von die die meisten Vorschussd FPGAs machen diem hoch effizient programmierbar System-on-Chip Kompeinenten, während auch Präsentation einzigartig Herausfürderungen für Schaltung Brett Designer. A Schlüssel Ausgabe, besonders verwundt zu Layout, is frequenzabhängig Übertragung Verlust, die is hauptsächlich caVerwendungd von Haut Wirkung und dielektrisch Verlust. Wann Hochfrequenz Signale sind übertragen on die Oberfläche von conduczurs (solche as PCB Spurs), Haut Wirkungs wird treten auf fällig zu die self-Induktivität von die Drähte. Dies Wirkung Reduzierens die wirksam Leitung Fläche von die Draht und schwächt die Hochfrequenz Kompeinente von die Signal. Dielektrisch Verlust is caVerwendungd von die kapazitiv Wirkung von die dielektrisch Material zwischen die Ebenen. Die Haut Wirkung is proportional zu die Quadrat Wurzel von Frequenz, und dielektrisch Verlust is proportional zu Häufigkeit; dierefüre, dielektrisch Verlust is die Haupt Verlust Mechanismus von Hochfrequenz Signal Dämpfung.
Je höher die DatenRate, deszu schwerwiegender ist der Hauteffekt und der dielektrische Verlust. Für ein 1Gbps-System ist die Reduzierung des Signalpegels auf der Verbindung akzeptabel, für ein 6Gbps-System jedoch nicht akzeptabel. Strom-Transceiver verfügen jedoch über Sendervorbezunung und Empfängerausgleichsfunktionen, um hochfrequente Kanalverzerrungen auszugleichen. Sie können auch die Signalintegrität verbessern und die Grenze der Spurenlänge entspannen. Diese Signalkonditionierungstechnologien verlängern die Lebensdauer von Stundard-FR-4-Materialien und können höhere DatenRaten unterstützen. Aufgrund der Signaldämpfung im FR-4 Material ist bei Arbeiten mit 6,375Gbps die zulässige Spurenlänge auf wenige Zoll begrenzt. Die Pre-Bezunung und Gleichstellung Funktion kann es auf mehr als 40 Zoll erweitern.
Einige Hochleistungs FPGAs integrieren programmierbar Vorbezunung und Ausgleich Funktionen, such as StratixCity in GermanyCity in GermjedeCity in GermanyCity in Germany II GX Geräte, so diey kann Verwendung FR-4 Materialien, entspannen die maximal Spur Länge und odier Layout Einschränkungen, und Reduzieren die Kosten von die Leiterplatte. Die Vorbezunung Funktion kann Wirkungively Boost die Hochfrequenz Komponenten von die Signal. Die 4-Tap Vorbezunung Schaltung in Stratix II GX kann Reduzieren die Streuung von Signal Komponenten (die Raum Ausbreitung von one bit zu anodier). Die Vorbezunung Schaltung kann Bereitstellung a maximal von 500% Vorbezunung. Nach zu die Daten rate, Spur Länge und Link Eigenschaften, jede Tap kann be optimiert zu a maximal von 16 Ebenes.
Der Stratix II GX Empfänger verfügt über eine Verstärkungsstufe und einen linesindn Equalizer, um die Signaldämpfung auszugleichen. Zusätzlich zur Eingangsverstärkungsstufe ermöglicht das Gerät auch Board-Designern, einen maximalen Entzerrungsgrad von 17dB zu haben und kann jede der 16-Equalizerstufen verwenden, um das Board-VerlustProblem zu überwinden. Equalization- und Pre-Employment-Funktionen können in Konzertumgebungen eingesetzt oder zur individuellen Optimierung spezifischer Links genutzt werden.
Designer können die Vorbezunungs- und Equalizationsstufen in Stratix II GX FPGAs ändern, während das System läuft oder wenn die Karte konfiguriert wird, nachdem sie in eine BackFlugzeug oder ein underes Chatsis gesteckt wurde. Dies gibt dem SystemDesigner die Flexibilität, die Vor- und Ausgleichsstufen auzumatisch auf vorgegebene Werte einzustellen. Je nachdem, in welchen Slot am Chassis oder Backplane das Board eingelegt wird, können diese Werte auch dynamisch ermittelt werden.
EWI-Probleme und Debugging
Die elektromagnetische Störung, die durch die Leiterplatte verursacht wird, ist direkt proportional zur Änderung des Stroms oder der Spannung im Laufe der Zeit und der Serieninduktivität der Schaltung. Ein effizientes LeiterplattenDesign kann EWI minimieren, aber nicht unbedingt vollständig eliminieren. Die Eliminierung von "Eindringlingen" oder "heißen" Signalen und die richtige Referenz zur Erdungsebene, um Signale zu sendenen, kann ebenfalls dazu beitragen, EWI zu reduzieren. Schließlich ist die Verwendung von Oberflächenmontage-Komponenten, die heute auf dem Markt üblich sind, auch eine Möglichkeit, EWI zu reduzieren.
Debugging und Prüfung komplex Hochgeschwindigkeit LeiterplattenDesigns has werden zunehmend schwierig, beUrsache einige traditionell Brett Debugging Methoden, such as Prüfung Sonden und "Bed-von-nails" Tester, kann nicht be geeignet für diese Designs. Dies neu Typ von Hochgeschwindigkeit Design kann machen Verwendung von JTAG Prüfung Werkzeugs mit in-System Programmierung Funktionen und die eingebaut SelbstPrüfung Funktion dass FPGAs kann haben. Designer sollte Verwendung die gleiche Leitlinien zu set die JTAG Prüfung Uhr Eingabe ((TCK)) Signal as die System Uhr. In Zusatz, it is auch sehr wichtig zu minimieren die Länge von die JTAG skann Kette Spur zwischen die Prüfung Daten Ausgabe von one Gerät und die test Daten Eingabe von anodier Gerät.
Um Embedded High-Speed FPGA für erfolgreiches Design zu verwenden, benötigen Sie reichlich High-Speed Board Design Praxis und ein vollständiges Verständnis von FPGA Funktionen, wie Pin Anordnung, LeiterplattenMaterialien und Stapeln, LeiterplattenLayout und Klemmenmodus. Der sinnvolle Einsatz von Pre-Emphasion und Equalization Funktionen des eingebauten Transceivers ist ebenfalls sehr wichtig. Die oben genannten Punkte können kombiniert werden, um ein zuverlässiges Design mit stabiler Herstellbarkeit zu erreichen. Eine sorgfältige Berücksichtigung all dieser Fakzuren, gepaart mit korrekter Simulation und Analyse, kann die Wahrscheinlichkeit von Unfällen in Leiterplattenprozutypen minimieren und hilft, den Druck auf Leiterplattenentwicklungsprojekte zu reduzieren.
