PCB-Neuigkeiten - Sprechen über die 14-häufigsten Fehler in Leiterplatten

Über die 14-häufigsten Fehler in der Leiterplattes

1. Häufige Fehler im Schaltplan der Leiterplatte

(1) Es ist kein Signal mit dem ERC Report Pin verbunden:

a. I/O-Attribute werden für die Pins definiert, wenn das Paket erstellt wird;

b. Beim Erstellen einer Komponente wird die Stiftrichtung umgekehrt, und es muss mit dem Ende ohne Pinname verbunden werden;

c. Inkonsistente Gitterattribute werden geändert, wenn Komponenten erstellt oder platziert werden und die Pins und Drähte nicht angeschlossen sind;

d. Der häufigste Grund ist, dass es keine Projektdatei gibt, was der häufigste Fehler für Anfänger ist.

2) Das Bauteil verlässt die Zeichnungsgrenze: Es wird keine Komponente in der Mitte des Diagrammpapiers in der Bauteilbibliothek erstellt.

3) Wenn Sie selbst erstellte mehrteilige Komponenten verwenden, verwenden Sie niemals Anmerkungen.

4) Die Netzwerktabelle der erstellten Projektdatei kann nur teilweise in die Leiterplatte importiert werden: Wenn die Netzliste generiert wird, ist global nicht ausgewählt.

Zwei häufige Fehler in Leiterplatten

(1) Es wird berichtet, dass NODE nicht gefunden wird, wenn das Netzwerk geladen wird

a. Die Komponenten im Schaltplan verwenden Pakete, die sich nicht in der PCB-Bibliothek befinden;

b. Die Komponenten im Schaltplan verwenden Pakete mit inkonsistenten Namen in der PCB-Bibliothek;

c. Die Komponenten im Schaltplan verwenden Pakete mit inkonsistenten Pinnummern in der PCB-Bibliothek.

Zum Beispiel eine Triode: Die Pinnummern in sch sind e, b, c und in Leiterplatten sind 1, 2, 3.

(2) Kann beim Drucken nicht immer auf einer Seite drucken

a. Es ist nicht am Ursprung, wenn Sie die PCB-Bibliothek erstellen;

b. Die Komponente wurde viele Male verschoben und gedreht, und es gibt versteckte Zeichen außerhalb der Grenze der Leiterplatte. Wählen Sie, ob alle ausgeblendeten Zeichen angezeigt werden sollen, die Leiterplatte verkleinern und dann die Zeichen an die Grenze verschieben sollen.

(3) Das Berichterstattungsnetz der DRK gliedert sich in mehrere Teile:

Das bedeutet, dass das Netzwerk nicht verbunden ist. Schauen Sie sich die Berichtsdatei an und verwenden Sie CONNECTEDCOPPER, um sie zu finden. Wenn Sie ein komplizierteres Design machen, versuchen Sie, keine automatische Verkabelung zu verwenden.

Drei, häufige Fehler in the Leiterplattenherstellung Prozess

iPCB is a high-tech manufacturing enterprise focusing on the development and production of high-precision PCBs. iPCB freut sich, Ihr Geschäftspartner zu sein. Unser Geschäftsziel ist es, der professionellste Prototyping-Leiterplattenhersteller der Welt zu werden. Hauptsächlich Fokus auf Mikrowelle Hochfrequenz PCB, Hochfrequenzmischdruck, Ultrahohe MehrschichtIC-Prüfung, from 1+ to 6+ HDI, Anylayer HDI, IC-Substrat, IC-Prüfplatine, starre flexible Leiterplatte, gewöhnliche mehrschichtige FR4-Leiterplatte, etc. Produkte sind in der Industrie weit verbreitet 4.0, Kommunikation, industrielle Steuerung, digital, Leistung, Computer, Automobile, medizinisch, Luft- und Raumfahrt, Instrumentierung, Internet der Dinge und andere Bereiche. Seit vielen Jahren, Wir haben uns auf die Herstellung von mehrschichtigen Präzisionsplatinen konzentriert. Wir haben einige kleine Erfahrungen in der perfekten Integration von Leiterplattenherstellung und Design.

(1) Überlappung des Pads

a. Verursacht schwere Löcher und bricht den Bohrer und beschädigt die Löcher durch mehrfaches Bohren an einem Ort während des Bohrens;

b. In der Mehrschichtplatte gibt es sowohl eine Verbindungsplatte als auch eine Isolierplatte an der gleichen Position, und die Platte hat eine Leistung von Isolations- und Verbindungsfehlern.

(2) Unregelmäßige Verwendung der Grafikebene

a. Verletzung des konventionellen Designs, wie der Bauteiloberflächendesign in der unteren Schicht und der Schweißoberflächendesign in der TOP-Schicht, verursacht Missverständnis;

b. Es gibt eine Menge Designmüll auf jeder Ebene, wie gebrochene Linien, nutzlose Grenzen, Etiketten, etc.

(3) Unzulässige Zeichen

a. Die Zeichen bedecken die SMD-Lötlappen, was der Ein-Aus-Erkennung von Leiterplatten und dem Komponentenlöten Unannehmlichkeiten bereitet;

b. Die Zeichen sind zu klein, was den Siebdruck schwierig macht. Wenn die Zeichen zu groß sind, überlappen sie sich und sind schwer zu unterscheiden. Die Schrift ist in der Regel >40mil.

(4) Einseitige Pad Einstellung der Blende

a. Einseitige Pads werden im Allgemeinen nicht gebohrt, und die Öffnung sollte so ausgelegt sein, dass Null ist, andernfalls, wenn die Bohrdaten generiert werden, werden die Koordinaten des Lochs an dieser Position angezeigt. Für das Bohren sind besondere Anweisungen zu geben;

b. Wenn ein einseitiges Pad gebohrt werden muss, aber die Öffnung nicht entworfen ist, behandelt die Software dieses Pad als SMT-Pad bei der Ausgabe von Strom- und Erdungsdaten, und die innere Schicht verliert die Isolationsscheibe.

(5) Ziehe Pads mit Füllblöcken

Obwohl es die DRC-Inspektion bestehen kann, können die Lötmaskendaten während der Verarbeitung nicht direkt generiert werden, und das Pad ist mit Lötmaske bedeckt und kann nicht gelötet werden.

(6) Die elektrische Erdungsschicht ist sowohl mit einem Kühlkörper als auch mit einer Signalleitung entworfen, und die positiven und negativen Bilder werden zusammen entworfen, und Fehler treten auf.

(7) Der großflächige Rasterabstand ist zu klein

Der Abstand der Rasterlinien ist kleiner als 0.3mm. Während der Leiterplattenherstellungsverfahren, Der Musterübertragungsprozess verursacht Filmbruch nach der Entwicklung, was die Verarbeitungsschwierigkeiten erhöht.

(8) Die Grafik ist zu nah am Rahmen

Mindestens 0,2mm oder mehr Abstand sollte sichergestellt werden (V-Schnitt 0,35mm oder mehr), sonst wird die Kupferfolie verzogen und der Lotwiderstand fällt während der äußeren Verarbeitung ab, was die Erscheinungsqualität beeinflusst (einschließlich der inneren Kupferhaut der Mehrschichtplatte).

(9) Das Umrissrahmendesign ist nicht klar

Viele Schichten sind mit Rahmen ausgelegt und überlappen sich nicht, was es für Leiterplattenhersteller schwierig macht, zu bestimmen, welche Linie verwendet werden soll. Der Standardrahmen sollte auf der mechanischen Schicht oder der BOARD-Schicht ausgelegt sein, und die inneren ausgehöhlten Teile sollten klar sein.

(10) Ungleichmäßige grafische Gestaltung

Wenn das Muster galvanisch beschichtet wird, ist die Stromverteilung ungleichmäßig, was die Gleichmäßigkeit der Beschichtung beeinflusst und sogar Verzug verursacht.

(11) Kurzes Loch

Die Länge/Breite des speziell geformten Lochs sollte> 2:1 sein, und die Breite sollte> 1.0 mm sein, sonst kann die CNC-Bohrmaschine es nicht verarbeiten.

(12) Das Positionierloch des Fräsprofils ist nicht ausgelegt

Wenn möglich, design at least two positioning holes with a diameter of> 1.5mm im Leiterplatte.

(13) Die Blende ist nicht deutlich markiert

a. Kombinieren Sie die Öffnungen, die zu einem Reservoir kombiniert werden können, so weit wie möglich;

b. Die Blendenmarkierung sollte so weit wie möglich im metrischen System und in Schritten von 0,05 gekennzeichnet sein;

c. Ob die Toleranzen von metallisierten Löchern und speziellen Löchern (wie Crimp-Löchern) klar gekennzeichnet sind.

(14) Unvernünftige Verdrahtung in der inneren Schicht der mehrschichtigen Leiterplatte

a. Es gibt Lücken in der Konstruktion des Isoliergurtes, die leicht zu missverstehen ist;

b. Das Isolationsbanddesign ist zu schmal, um das Netzwerk genau zu beurteilen;

c. Das Wärmeableitungspad wird auf das Isolationsband gelegt, und es ist leicht, nach dem Bohren nicht anzuschließen.