Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Die zuverlässigste PCB- und PCBA-Servicefabrik.
IC Substrate Definition: Eine Basisplatine, die verwendet wird, um nackte IC-Chips zu verkapseln.
IC-Substratfunktion
(1) Halbleiter-IC-Chips tragen.
(2) Die interne Schaltung ist für die Verbindung zwischen dem Chip und der Leiterplatte angeordnet.
(3) Schützen, reparieren, unterstützen IC-Chip, stellen Wärmeableitungskanal zur Verfügung, ist das Zwischenprodukt von Kommunikationschip und PCB.
IC Substrat geboren: Mitte der 1990er Jahre, weniger als zwanzig Jahre alt. Das Aufkommen neuer Verpackungen mit hoher Dichte im integrierten Schaltkreis (IC), wie BGA (Ball Grid Array Packaging) und CSP (Chip Size Packaging), hat zu einem notwendigen neuen Träger für die Verpackung von IC-Verpackungssubstrat geführt.
*Halbleiter-Entwicklung: Ventil mit Transistor-Durchgangsbohrung Flächenverpackung (SMT-Chip-Level Packaging (CSP, BGA-System Packaging (SIP)
*PCB- und Halbleitertechnologie sind voneinander abhängig, eng, durchdringend, eng koordiniert, PCB kann eine Vielzahl von Chips, Komponenten zwischen der elektrischen Isolierung und der elektrischen Verbindung erreichen, um die erforderlichen elektrischen Eigenschaften bereitzustellen.
Technische Parameter Anzahl der Schichten, 2,10 Schichten;
Leiterplattendicke, normalerweise 0.1.1.5mm;
Mindesttoleranz der Leiterplattendicke *0 Mikron;
Minimale Öffnung, Durchgangsloch 0.1mm, Mikroloch 0.03mm;
*Mindestbreite/Abstand des Musters, 10~80 Mikrons;
Mindestringbreite, 50 Mikron;
*Konturtoleranz, 0~50 Mikron;
*Begrabenes totes Loch, Impedanz, vergrabene Widerstandsfähigkeit;
*Oberflächenbeschichtung, Ni/Au, weiches Gold, hartes Gold, Nickel/Palladium/Gold, etc.
*Leiterplattengröße, 150*50mm (einzelner IC-Träger);
Das heißt, DAS IC-Substrat erfordert feinere, hohe Dichte, hohe Anzahl von Füßen, kleines Volumen, Loch, Scheibe, Linie kleinere, ultradünne Kernschicht. Daher ist es notwendig, eine präzise Zwischenlagenausrichtungstechnologie, Musterbildgebungstechnologie, Galvaniktechnologie, Bohrtechnologie und Oberflächenbehandlungstechnologie zu haben. Höhere Anforderungen wurden an Produktzuverlässigkeit, Ausrüstung und Instrumente, Material- und Produktionsmanagement gestellt. Daher ist die technische Schwelle von IC-Substrat hoch und die Forschung und Entwicklung ist nicht einfach.
Technische Schwierigkeiten Im Vergleich zur traditionellen Leiterplattenherstellung sind die technischen Schwierigkeiten, die für IC-Substrat überwunden werden müssen, wie folgt:
(1) Kernplattenproduktionstechnologie Kernplatte dünn, leicht zu verformen, besonders wenn die Dicke der Platte â0.2mm, mit Plattenstruktur, Plattenausdehnung und -schrumpfung, laminaren Parametern, Zwischenschichtpositionierungssystem und anderer Technologie einen Durchbruch machen muss, um die ultradünne Kernplatte zu verzerren und die Pressdicke der effektiven Steuerung zu erreichen.
(2) Mikroporöse Technologie
*Einschließlich: offener Prozess der Lötmaske, Laserbohren Mikro-Blindloch-Prozess, Blindloch-Kupferplattierung Füllprozess.
Das Konformalmask-Verfahren (Conformalmask) wird verwendet, um eine angemessene Kompensation für Laser-Blindlochfensteröffnung zu machen und die Öffnung und Position des Blindlochs durch den geöffneten Kupferring direkt zu definieren.
*Indikatoren, die beim Laserbohren von Mikrolochen beteiligt sind: Lochform, oberes und unteres Öffnungsverhältnis, Seitenerosion, Glasfaser-Vorsprung, Restkleber am Boden des Lochs usw.
*Indikatoren, die an der Blindloch-Kupferbeschichtung beteiligt sind, umfassen: Füllkapazität, Blindlochhohlraum, Durchhang, Zuverlässigkeit der Kupferbeschichtung usw.
*Derzeit ist die Mikroporengröße 50~100 micron, und die Anzahl der geschichteten Poren erreicht 3, 4 und 5 Ordnungen.
(3) Grafische Bildung und Kupferbeschichtung
Technologie und Kontrolle der Musterkompensation; Technologie der Feinmusterproduktion; Technologie zur Kontrolle der Gleichmäßigkeit der Kupferbeschichtung; Mikroerosionskontrolle für feines Muster.
*Die aktuelle Musterbreitenabstandsanforderung ist 20~50 microns. Die Anforderung an die Gleichmäßigkeit der Kupferbeschichtung beträgt 18*-Mikron, Ätzgleichmäßigkeit â90%.
(4) Schweißwiderstandsprozess einschließlich Steckloch-Prozess, Schweißwiderstandsdrucktechnologie, etc.
*Der Höhenunterschied zwischen der Lotwiderstandsoberfläche des IC-Substrats ist kleiner als 10 Mikrons, und der Höhenunterschied zwischen dem Lotwiderstand und der Pad-Oberfläche ist kleiner als 15 Mikrons.
(5) Oberflächenbehandlungstechnik
*Einheitlichkeit der Dicke der Vernickelung/Vergoldung; Sowohl weiches als auch hartes Vergoldungsverfahren auf der gleichen Platte; Nickel-/Palladium-/Goldplattierungsverfahren.
*Lineare Oberflächenbeschichtung, selektive Oberflächenbehandlungstechnologie.
(6) Prüffähigkeit und Produktzuverlässigkeitsprüftechnologie
*Ausgestattet mit einer Reihe von Prüfgeräten/Instrumenten, die sich von der traditionellen Leiterplattenfabrik unterscheiden.
*Beherrschen Sie die Methoden der Zuverlässigkeitsprüfung, die sich von herkömmlichen unterscheiden.
(7) Im Allgemeinen umfasst die Herstellung von IC-Substrat mehr als zehn technologische Aspekte:
Dynamische Kompensation des Diagramms; Grafisches Galvanikprozess für Dickenungleichmäßigkeit der Kupferbeschichtung; Die gesamte Prozessmaterialausdehnung und Schrumpfkontrolle; Oberflächenbehandlungsprozess, Weichgold und Hartgold selektive Galvanik, Nickel/Palladium/Goldüberzug Prozess;
*Herstellung von Kernplatten-Wafern;
• Detektionstechnologie mit hoher Zuverlässigkeit; mikroporöse Verarbeitung;
*Wenn Mikro-3, 4, 5 gestapelt, Produktionsprozess;
*Mehrfachlaminatdruck; Laminat Bohren â5mal; Galvanisierung 5-mal.
• Bildung und Ätzen von Drahtmustern;
*Hochpräzises Ausrichtsystem;
*Schweißen Stopper Loch Prozess, galvanisches Füllen Mikroloch Prozess;
Einstufung von IC-Substraten
Durch die Form der Verkapselung
(1) BGA
*BallGridAiry, BGA, Spherical Array Package.
*Diese Art von Paket der Plattenwärmeableitung, elektrische Leistung ist gut, Chip-Pin kann stark erhöht werden, angewendet auf 300-Pin-Nummer (Pincount) über IC-Paket.
(2) CSP
*CSP, chipscalepacking, chiplevel size packaging.
*Ist ein einzelnes Chippaket, leicht, klein, seine Paketgröße und IC selbst Größe ist fast gleich oder etwas größer, verwendet in Speicherprodukten, Kommunikationsprodukten, Pin-Nummer ist keine hohen elektronischen Produkte.
(3) beschichtete Kristall-Leiterplatte
*FlipChip (FC) ist eine Art von Paket, bei dem die Vorderseite des Chips umgedreht wird (Flip) und der konvexe Block direkt mit der Leiterplatte verbunden ist.
Diese Art von Substrat hat die Vorteile der geringen Signalstörung, des geringen Verlustes der Verbindungsschaltung, der guten elektrischen Leistung, der effizienten Wärmeableitung und so weiter.
(4) Mehrchipmodul
*Multi-Chip (MCM) Modul Mehrere Chips mit unterschiedlichen Funktionen im selben Gehäuse.
*Dies ist die beste Lösung für elektronische Produkte, die leicht, dünn, kurz, weniger als High-Speed Wireless sind. Verwendet in großen Computern oder elektronischen Produkten der besonderen Leistung.
*Da es mehrere Chips im gleichen Paket, Signalstörungen, Wärmeableitung, dünne Linienkonstruktion usw. gibt, gibt es keine vollständige Lösung mehr, die zur aktiven Entwicklung von Produkten gehört.
Nach Materialeigenschaften
(1) Harte Leiterplatte. Abdichtung der Leiterplatte
*Starres organisches Verpackungssubstrat aus Epoxidharz, BT, ABF-Harz. Sein Ausgangswert ist die Mehrheit des IC-Verpackungssubstrats. CTE (Wärmeausdehnungskoeffizient) reicht von 13 bis 17ppm/ Grad Celsius.
(2) Weiche Platte, die Ladeplatte versiegelt.
*Das Verpackungssubstrat aus PI (Polyimid), PE (Polyester) Harz flexiblem Substrat, CTE beträgt 13,27ppm/Grad Celsius.
(3) Keramisches Substrat
*Aluminiumoxid, Aluminiumnitrid, Siliziumkarbid und andere keramische Materialien als Verpackungssubstrat. CTE ist klein, 6,8ppm/ Grad Celsius.
Kennzeichnend durch die Technologie der Verbindung
(1) Spielmuster, um die Trägerplatte einzugreifen
*Der Golddraht verbindet den IC mit der Leiterplatte.
(2) TAB PCB
*TAB_ TapeAutomatedBonding
*Die inneren Pins des Chips sind mit dem Chip verbunden, und die äußeren Pins sind mit dem Verpackungskarton verbunden.
(3) Kristallbindungsplatine überlagern.
*Filpchip, der Wafer ist Filp bumped und verbindet sich direkt mit dem IC Substrat.
