Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
IC-Substrat

IC-Substrat - Wie IC Packaging Boards verpackt und getestet werden

IC-Substrat

IC-Substrat - Wie IC Packaging Boards verpackt und getestet werden

Wie IC Packaging Boards verpackt und getestet werden

2021-08-28
View:1568
Author:T.kim

IC-Verpackung Brett bezieht sich auf zu die Prozess vauf Verarbeesung die gemessen Wafer nach zu die Produkt Modell und Funktiauf Anfoderderungen zu erhalten unabhängig Chips. IC-Pakete hauptsächlich Bereesstellung a Medium zu verbinden fein Silizium Chips zu weit aVerwendunginunder Leiterplbeiten und schützen die Geräte vauf Feuchtigkeit.


Spezifisttttttttttttttttttttche Verpackungsfodermen umfalssen:

Verpackungsform

Verpackungsfoderm

  1. Bleipaket

    铅包.png

In die verspätet 1970er Jahre, die zuerst Paket zu be weit verbreitet akzeptiert on die Markt war Dual-in-Line (DIP), a Keramik und Kunststvonf Paket. (Die) Blei sind gezeichnet von beide Seiten von die Paket und sind senkrecht zu die Paket. Die Paket kann be montiert on die PCB von Einfügen die Stift in die durch Loch in die Brett, dann Ausschneiden die Blei zu die undere Seite von die Brett und Löten it VerwEndeung Welle Löten Techneinlogie. Die Paket kann unterbringen a maximal Zahl von Blei von 40 und a 0.65mm Plbeite Abstund.

In den späten 1970er und frühen 1980er Jahren erschien die Oberflächenmontage. Die Leitungen (Pins) und Kompeinenten auf dem Chip werden mit einer Oberfläche der Leiterplbeite anstatt durch sie verschweißt. Dadurch können beide Seiten der PlaZinne verwendet werden, um den Chip mit Reflow-Löttechnologie während der Installeation zu verbinden, mit einer maximalen Pin-Anzahl von 80.

Mitte der 1980er Jahre erschienen Pakete mit Bleis auf allen Seiten. Dieses Paket wird Quad Flat Paket (QFP) genannt (das Blei ist wie ein Möwenflügel gefodermt) oder BleiChipträger (das Blei ist gebogen). J). Das am häufigsten verwendete typische Viereck-FlachgehäVerwendung hat eine Neigung von 0,65mm oder 0,5mm und eine Bleianzahl von bis zu 208. Diese Pakete wurden in den frühen 1990er Jahren in den Festplatten- und Grafikmärkten weit verbreitet.

Ende der 1980er und frühen 1990er Jahre wurde das exponierte Pad Leaded Paket geboderen. Das Paket ist ein flaches oder kleineres Viereckpaket mit dem Spanverbindungsende an der Unterseite freigelegt. Diese freiliegenden Klewurdenden können mit der Leiterplatte verschweißt werden, wodurch ein effizienter Wärmeableitungspfad für den Chip entsteht.

Die Miniatur Lead Rahmen ((MLF)) Familie von Pakete war entwickelt in die 1990er Jahre. MLF is schließen zu die Chip Skalierung Paket ((CSP)), die unten Blei end von die Paket is verwendet zu Bereitstellung elektrisch Kontakt mit die Leiterplatte, as entgegengesetzt zu die Möwe Flügel Blei Boden und Qual Package, so dies Package hilft Sicherstellen Wärme Dissipation und elektrisch Leistung.

2. Schichtverpackung

Œ…è.png

Schichtverpackung

In den 1990er Jahren entstund eine neue Verpackungsart, die sogenannte Ball Grid Array (BGA), die Schichtplatten als Substratmaterial verwendet. Bleirahmen-basierte Verpackungen können nur zum Rund der Verpackung führen... Die Leitungen des Kugelgitter-Array-Pakets können zur Lötkugel am Boden des gesamten Pakets geführt werden. Anfangs betrug der typische Ballplatz für BGA Package Boards 1,27 mm.


3. Verpackung auf Waferebene

微信¡æ�¾_20210821094901.png

Verpackung auf Waferebene

Wann Raum is erfürderlich, die am besten Verpackung is no Verpackung at all. Zusätzliche Verarbeitung kann be erledigt at die Wafer Ebene zu produzieren Geräte dass kann be installiert direkt on die Schaltung Brett. Dies Prozess typischerweise involviert Verwendung a Umverteilung Ebene zu Transfer die fein Abstund on die Wafer zu die gröber Abstund (typically 0.5mm) on die Chip sich selbst, und dann erstellen Beule Punkte on die Funktion von die Neuanordnung. Die Kern wird be getrennt separat, und die Wafer Ebene Paket is die konvex Block Kern.


4. Verkapselung auf Systemebene ((SIP))

SIP.png

Eine neue Integrationsrunde besteht nun darin, mehrere Chips in einem Paket namens System-Level Package (SIP) zu platzieren. Multi-Chip-Verpackung kann erreicht werden, indem zwei oder mehr Chips in ein und demselben Paket gelegt werden (üblicherweise mit geschichteten Substraten), oder indem ein Chip in derselben Verpackung übereinunder gestapelt wird.


5. Entwicklung der Verbindungstechnologie für Verpackungen

äº'联封è£.png

Verbinden beschreibt, wie Chips mit einem verpackten Substrat verbunden werden. In den meisten Verpackungen wird der GehäVerwendungkörper zuerst mit der Vorderseite der Chipanschlussklemme auf dem Substrat verbunden (Bleirahmen oder Schichtung), und dann wird das ChipPad mit dem BleiFinger des Substrats unter Verwendung von Gold- oder Aluminiumdraht verbunden. Der Vorgesetzte. Diese Verbindungstechnik wird als BleiVerkleben bezeichnet und eignet sich für die meisten Verpackungsanwendungen. Ein neues Verbindungsschema heißt Flip Chip Verklebung. An der Pad-Position wird auf der Chipoberfläche ein leitfähiger Szuß erzeugt. Der Bump Chip wird dann umgedreht und direkt mit dem Substrat verbunden. In den meisten Fällen wird ein geschichtetes Substrat verwendet. Kugelhaftung wird Reflow-Lötverfahren verwenden. Nach dem Anschließen des Substrats und des Reflow wird ein Botzum-Fill-Prozess zwischen dem Chip und dem Substrat verwendet, um die Belastung zu verringern, die durch den Schweißteil des Geräts während des Gebrauchs verursacht wird.

6.Verpackungsmaterial Kunstszuff Verpackung is haftbar zu feucht und Feuchtigkeit. Die initial Paket war a Durchgangsloch Installation, die erfürderlich weniger Zuverlässigkeit weil die Wärme generiert während Schweißen war weit von die Paket (on die odier Seite von die board). Die Industrie hat been Arbeit zu Verbesserung Schimmel Kombinationen und Chip Verbindung Materialien zu eliminieren die Bedarf für Trockenmontage. Anodier kürzlich Anforderung for Verpackung Materialien is zu be vollständig Blei-free und zu Verwendung "grün Materialien" dass treffen Umwelt Anforderungen.

7, Verpackungsverfahren on die Wafer Prozess von Wafer nach Scriben Prozess war Schnitt ChengXiaoJing. rund (Die), und dann Schnitt die Wafer Stick on die Substrat (Blei Rahmen) Entsprechend Insel von Rahmen, dien use superfein mit Metall (Gold, tin, Kupfer, Aluminium) or zwischen a leitfähig Harz Chip Verkleben Pad und IC Paket Substrat Entsprechend Blei Verbindung, Form die Stromkreis; Die individuell Chips sind dann gekapselt und geschützt von a Kunstszuff Fall. Nach Kunststvonf Verpackung, it is notwendig zu tragen raus a Serie von Operationen solche as Nachformen Aushärten, Trimmen Formgebung, Galvanik und Druck. Nach die Verpackung is abgeschlossen, die fertig Produkt is geprüft, normalerweise durch eingehend Materialien, Prüfung, Verpackung, und endlich wsindhoVerwendung and Versand. Typischer Verpackungsprozess: Schneiden, Beladung, Verkleben, Kunststoff Verpackung, Entgraten, Galvanik, Druck, Schneiden Rippen and Formgebung, Aussehen Inspektion, fertig Produkt Prüfung, Verpackung and Lieferung.