PCB科技 - 混合訊號PCB設計OC48卡佈局和數位佈線

OC48卡佈局

光收發器和DSP之間的高速類比信號對外部雜訊非常敏感. 類似地, 所有特殊電源和參攷電壓電路也會導致卡的類比和數位功率傳輸電路之間存在大量耦合. 有時, 受底盤形狀限制, 必須設計高密度板. 由於外部光纜接入卡的位置和相對較高的 PCB組件 光收發器的, 收發器在卡中的位置基本固定. 系統I/O連接器位置和訊號分配也固定. 這是佈局前必須完成的基礎工作.

像最成功的高密度類比佈局和佈線方案一樣, 佈局必須滿足佈線要求, 佈局和佈線要求必須平衡. 對於a的類比部分 混合訊號PCB 和一個具有2V工作電壓的本地CPU內核, 不建議使用“佈線前佈局”方法. 對於OC48卡, DSP類比電路部分（包括類比參攷電壓和類比電源旁路電容器）應首先進行互動接線. 接線完成後, 帶有類比組件和佈線的整個DSP應靠近光收發器，以充分確保從高速類比差分訊號到DSP的佈線長度最短, 彎曲和通孔最少. 差分佈局和佈線的對稱性將减少共模雜訊的影響. 然而, 在佈線之前，很難預測佈局的最佳方案.

有關PCB佈局的設計指南，請諮詢晶片分銷商。 在按照指南進行設計之前，有必要與分銷商的應用工程師充分溝通。 許多晶片分銷商在提供高品質佈局建議方面有嚴格的時間限制。 有時，他們提供的解決方案對於使用該設備的“一級客戶”來說是可行的。 在信號完整性設計領域，新器件的信號完整性設計尤為重要。 根據分銷商的基本指導原則，並結合封裝中每個電源和接地引脚的具體要求，您可以開始佈局和佈線帶有集成DSP和微處理器的OC48卡。

在確定高頻類比部分的位置和接線後，可以按照框圖中所示的分組方法放置剩餘的數位電路。 注意仔細設計以下電路：PLL功率濾波器電路在CPU中的位置，對類比信號具有高靈敏度； 本地CPU核心電壓調節器； “數位”微處理器的參攷電壓電路。

此時，數位佈線的電力和製造指南可以正確應用於設計。 上述高速數位匯流排和時鐘訊號的信號完整性設計揭示了處理器匯流排、平衡Ts和某些時鐘訊號佈線的延時匹配的一些特殊佈線拓撲要求。 但你可能不知道，一些人也提出了更新的建議，即新增一些終端電阻。

在解决問題的過程中，自然會在佈局階段進行一些調整。 然而，在開始佈線之前，一個非常重要的步驟是根據佈局圖驗證數位部分的定時。 此時，對電路板進行完整的DFM/DFT佈局審查將有助於確保該卡滿足客戶的需求。

OC48卡的數位接線

對於數位設備的電源線和混合訊號DSP的數位部分，數位佈線應該從SMD逃逸模式開始。 使用裝配過程允許的最短和最寬的列印線。 對於高頻設備，電源的印刷線路相當於小電感，這將惡化電源雜訊，並導致類比電路和數位電路之間不需要的耦合。 功率軌跡越長，電感越大。

使用數位旁路電容器可以獲得最佳佈局和佈線方案。 簡而言之，根據需要微調旁路電容器的位置，使其易於在混合訊號設備的數位部分和數位部分周圍安裝和分佈。 使用相同的“最短和最寬軌跡”方法對旁路電容器進行佈線。

當電源支路需要通過一個連續平面（例如OC48介面卡上的3.3V電源平面）時，電源引脚和旁路電容器本身不必共亯相同的出口圖，並且可以獲得最低的電感和ESR旁路。 在OC48介面卡等混合訊號PCB上，請特別注意電源支路的接線。 記住在整個卡上以矩陣排列方式放置額外的旁路電容器，並將電源甚至放置在無源元件附近。 確定圖表後，可以啟動自動佈線。 OC48卡上的ATE測試觸點應在邏輯設計期間定義。 確保ATE接觸100%的節點。 為了使用0.070英寸的最小ATE測試探針實現ATE測試，必須保留分接通孔的位置，以確保電源面不會被通孔反極的交叉打斷。

如果要使用電源和地平面分割解決方案，則應在平行於開口的相鄰佈線層上選擇層偏置。 根據開口區域的周長，在相鄰層上定義禁止佈線區域，以防止佈線進入。 如果佈線必須穿過開放區域到達另一層，請確保與佈線相鄰的另一層為連續接地層。 這將减少反射路徑。 一些數位信號的佈局有利於在開放功率平面上使用旁路電容器，但不建議在數位和類比功率平面之間架橋，因為雜訊將通過旁路電容器相互耦合。

一些最新的自動佈線應用程序能够對高密度多層數位電路進行佈線。 在初始佈線階段，在SMD出口使用0.050英寸大尺寸通孔間距，並考慮使用的封裝類型。 隨後的佈線階段應允許過孔彼此靠近，以便所有工具都可以實現最高的佈局速率。 和最低數量的過孔。 由於OC48處理器匯流排使用改進的星形拓撲，囙此在自動路由期間具有最高優先順序。

竣工後 OC48卡佈局 board, 需要進行信號完整性驗證和時序類比. 模擬結果表明，該方法是可行的 PCB佈線 引導滿足預期要求，並改進了第二層匯流排的定時名額. 最後, 設計規則檢查, 最終製造審查, 口罩和審查發給製造商, 佈局任務正式結束.