PCB科技 - PCB電磁干擾問題的解決方案

有人說過，世界上只有兩種類型的電子工程師：經歷過電磁干擾的工程師和沒有經歷過電磁干擾的工程師. 隨著 PCB佈線速度, 電磁相容性設計是我們的電子工程師必須考慮的問題. 面向設計, 對產品和設計進行EMC分析時, 需要考慮以下五個重要内容：

（1）關鍵設備尺寸：產生輻射的發射設備的物理尺寸。 射頻（RF）電流將產生電磁場，電磁場將通過外殼洩漏並離開外殼。 PCB上作為傳輸路徑的軌跡長度直接影響射頻電流。

（2）阻抗匹配：源和接收器的阻抗，以及兩者之間的傳輸阻抗。

（3）干擾訊號的時間特徵：問題是連續（週期性訊號）事件，還是僅存在於特定的操作週期中（例如，單鍵操作或通電干擾、週期性磁片驅動器操作或網絡突發傳輸）。

（4）干擾訊號的强度：源能級有多强，以及產生有害干擾的可能性有多大。

（5）干擾訊號的頻率特性：使用頻譜分析儀觀察波形，當觀察到的問題位於頻譜中時，很容易發現問題。

此外，一些低頻電路設計習慣需要注意。 例如，我通常的單點接地非常適合低頻應用，但後來發現它不適合射頻訊號場合，因為射頻訊號場合存在更多電磁干擾問題。 我相信，一些工程師將單點接地應用於所有產品設計，但沒有意識到使用這種接地方法可能會導致更多或更複雜的電磁相容性問題。

我們還應注意電路元件內的電流方向。 有了電路知識，我們知道電流從電壓高的地方流向電壓低的地方，電流總是通過一條或多條路徑在閉環電路中流動，囙此最小環路和一個非常重要的定律。 對於量測干擾電流的方向，修改PCB軌跡，使其不會影響負載或敏感電路。 那些需要從電源到負載的高阻抗路徑的應用必須考慮返回電流可能流經的所有可能路徑。

還有一個問題 PCB佈線. 導線或軌跡的阻抗包括電阻R和感應電抗. 在高頻下, 阻抗沒有容性電抗. 當軌跡頻率高於100kHz時, 導線或軌跡變為電感. 在音訊上方工作的導線或軌跡可能會成為射頻天線. 在EMC規範中, 導線或痕迹不允許在λ以下工作/20 of a certain frequency (the design length of the antenna is equal to λ/4或λ/2 of a certain frequency). 當設計不仔細時, 該配線成為高性能天線, which makes the later debugging more difficult

Finally, 談論 PCB佈局. 第一, 考慮PCB的尺寸. 當PCB尺寸過大時, 隨著記錄道的新增，系統的抗干擾能力將降低，成本將新增, 尺寸過小容易引起散熱和相互干擾問題. 第二, determine the location of special components (such as clock components) (the clock traces are best not to be grounded and not to walk above and below the key signal lines to avoid interference). 第3, 根據電路功能整體佈局PCB. 在組件佈局中, 相關部件應盡可能靠近, 從而獲得更好的抗干擾效果.