PCB科技 - 高速PCB中的偏置源

以下是中偏移源的分析和解決方案 高速PCB, 我希望這對大家都有幫助.

高速數位設備中的訊號同步依賴於數位積體電路的精確開關量測。 影響訊號切換時間的因素很多，錯誤估計會新增設備的誤碼率。 在沒有冗餘的設備中，較高的誤碼率可能會導致PCB停止工作。

1、訊號上升/下降時間和偏移

數位積體電路有一些輸出電容和特性阻抗，在開關狀態之間切換時會導致延遲。 訊號的上升和下降時間通常近似為線性，但實際上升和下降時間為指數，類似於簡單RC串聯電路中量測的值。

這種線性近似適用於較低的開關速度，其中開關週期遠長於與上升/下降時間相關的等效時間常數。 線性近似往往低估了開關時間。 另一個近似值是設定開關速度以在接通狀態的低端和斷開狀態的高端之間轉換所需的時間。

不幸的是，這兩種近似都可能低估了數位信號的適當上升/下降時間。 在選擇適當的開關速度和同步訊號網絡時，這可能會導致問題。

訊號切換的影響及其產生的偏差是雙重的。 首先，它會導致通過連續集成電路傳輸的訊號的到達時間出錯。 不同的集成電路可以產生稍有不同的輸出脈衝形狀，並且可以根據精確的數位脈衝流改變輸出脈衝。 這會在訊號之間產生不同的參攷時間，這可能會在設計者同步高速電路時引起問題。

其次，開關期間的指數上升和下降時間會導致輸出電壓下降到雜訊的裕度或未定義區域。 如果您嘗試以類似於有效RC時間常數的資料速率驅動PCB，則會新增誤碼率。

當資料速率高於約100 Mbps時，應通過在PCB中使用轉發或嵌入式時鐘來减少偏差。 在大多數高速設計中，訊號以差分對路由，以减少串擾。 這需要在差分訊號網絡中記錄道對的正支腿和負支腿之間進行精確的傾斜補償。 在訊號退化成為主要問題之前，Gbps資料速率或更高的資料速率可能只允許幾皮秒的偏差。

2、電路板基板和寄生電容的影響

通過考慮漂浮在真空中的導電跡線，簡單的類比可以考慮數位信號的偏差。 更好的類比將考慮基板的存在，這會在相鄰導體之間產生寄生電容。 這種寄生電容可以被視為並聯電容器，它新增了給定軌跡的總電容。 這將新增有效RC時間常數並新增傾斜。

隨著互連密度的新增，寄生電容只會進一步新增。 這些電路在記錄道之間具有更緊密的間距，從而產生更高的寄生電容。 需要適當調整軌跡寬度，以確保軌跡在設計過程中能够正確匹配阻抗。

在多層PCB中, PCB基板中的環氧樹脂和玻璃編織也會影響傾斜. 由於 PCB製造 局限性, 編織圖案幾乎從不與每條軌跡對齊. 相反, 編織物和軌道將以一定角度排列, 角度會通過產生相位延遲來影響傾斜. 針織圖案和軌跡之間的橫向偏移也會影響歪斜.

在時域中，這會影響訊號在給定軌跡中的傳播延遲。 在這些情况下，傾斜通常以ps/inch為組織進行量化。 較長的記錄道將積累更大的傾斜，對於中等長度的記錄道，傾斜可以達到幾皮秒。 這大大新增了以Gbps運行的設備中訊號降級的可能性。 高速層壓板通常用於補償多層PCB中的這些訊號退化問題。

3.PCB上存在不匹配的記錄道

在裡面 PCB設計, 由不匹配長度或傳播延遲引起的定時偏移通常由鋸齒形軌跡補償. 具有不匹配軌跡長度的訊號網絡可以將所有軌跡長度與網絡中最長的軌跡匹配. 需要將曲線添加到較短的軌跡以新增其長度.